摘要：Cadence刚刚宣布推出业界首款基于台积电N3工艺的DDR5 12.8Gbps MRDIMM Gen2内存IP系统解决方案。全新解决方案满足了对更大内存带宽的需求，以满足企业和数据中心应用（包括云端AI）前所未有的AI处理需求。

全新解决方案满足了对更大内存带宽的需求，以满足企业和数据中心应用（包括云端AI）前所未有的AI处理需求。

Cadence刚刚宣布推出业界首款基于台积电N3工艺的DDR5 12.8Gbps MRDIMM Gen2内存IP系统解决方案。全新解决方案满足了对更大内存带宽的需求，以满足企业和数据中心应用（包括云端AI）前所未有的AI处理需求。

Cadence DDR5 MRDIMM IP 拥有基于 Cadence 久经考验且大获成功的 DDR5 和 GDDR6 产品线的全新高性能、可扩展且适应性强的架构。该 IP 解决方案已与多家领先的 AI、HPC 和数据中心客户开展合作，并已展现出其早期的领先地位。

全新 Cadence DDR5 IP 提供 PHY 和高性能控制器，构成完整的内存子系统。该设计已使用最新的 MRDIMM（第二代）进行硬件验证，实现了业内最佳的 12.8Gbps 数据速率，相比现有 DDR5 6400Mbps DRAM 器件，带宽翻倍。DDR5 IP 内存子系统基于 Cadence 经过硅验证的高性能架构、超低延迟加密和业界领先的 RAS 功能。DDR5 MRDIMM 第二代 IP 旨在为先进的 SoC 和芯片组提供灵活的布局规划选项，同时，新架构还支持根据具体应用需求对功耗和性能进行微调。

美光公司数据中心产品副总裁兼总经理 Praveen Vaidyanathan 表示：“Cadence DDR5 IP 产品组合与美光业界领先的基于 1γ（1-伽马）的 DRAM 相结合，满足了 AI 处理工作负载对更高内存带宽、密度和可靠性日益增长的需求。这些内存增强功能对于在数据中心和企业环境中支持下一代 AI/ML 和 HPC 应用至关重要。”

澜起科技总裁 Stephen Tai 表示：“Cadence 的 DDR5 MRDIMM IP 系统解决方案与搭载澜起内存缓冲器的 MRDIMM 模块相结合，为下一代服务器提供了带宽翻倍的高性能内存子系统。澜起科技的 MRCD02/MDB02 芯片适用于 MRDIMM，能够实现高达 12.8Gbps 的数据传输速率，已准备好支持服务器和数据中心产品。”

Cadence 高级副总裁兼硅片解决方案事业部总经理 Boyd Phelps 表示：“数据中心和企业应用将从 Cadence 的 DDR5 12.8Gbps MRDIMM IP 系统解决方案中获得显著的性能优势，大型客户纷纷选择 Cadence 提供这项创新技术，这充分证明了这一点。这款全新的尖端内存 IP 系统不仅提升了标准，还制定了路线图，确保我们客户的下一代 SoC 和 chiplet 产品能够面向未来。”

Cadence 的 DDR5 控制器和 PHY 已通过 Cadence DDR 验证 IP (VIP) 进行验证，可快速完成 IP 和 SoC 验证收敛。Cadence DDR5 VIP 包含从 IP 到系统级验证的完整解决方案，包括 DFI VIP、DDR5 内存模型和系统性能分析器。

此前，通过扩大其在SoC设计领域的布局，Cadence正在强化其持续加速客户产品上市速度，并在全球领先的代工工艺上优化其成本、功耗和性能的承诺。Cadence将通过一项资产收购协议收购Arm Artisan基础IP业务，该协议将同时包含一项技术许可协议，该协议将在交易完成时签署，并受任何现有权利的约束。作为交易的一部分，Cadence将获得一支才华横溢、经验丰富的工程团队，该团队在业界享有盛誉，能够帮助加速相关IP产品和全新IP产品的开发。

Cadence 高级副总裁兼硅片解决方案事业部总经理 Boyd Phelps 表示：“Arm 的 Artisan IP 拥有 25 年的发展历程，在全球代工厂和 SoC 合作伙伴生态系统中建立了强大的影响力和良好的声誉。随着 Artisan IP 业务和团队的加入，Cadence 将进军基础 IP 市场，从而抓住新的增长机遇。通过收购，我们将获得关键技术和专业知识，以增强我们的设计服务和 chiplet 产品，从而使我们能够实施全面的 IP 战略，并为客户提供更大的价值。通过利用 Cadence 完整的 IP、库、工具和服务堆栈，我们致力于在发展基础 IP 业务的同时，提高 PPA。”

从Arm的官方可以看到，Arm Artisan 物理 IP 组件用于设计和制造复杂的片上系统 (SoC) 集成电路 (IC)。Artisan 物理 IP 平台包括逻辑IP和支持架构产品、嵌入式内存编译器和接口IP。

Artisan 的产品针对性能、密度、功耗和良率进行了优化，并针对从 250nm 到 3nm 的各个代工厂和工艺技术进行了优化。结合 POP IP 和架构师产品，Arm Artisan 物理 IP 可以简化实施，应对先进节点的挑战，加速核心强化，加快 SoC 实施速度，并降低 IC 设计的项目风险。

Arm表示，通过与包括 GLOBALFOUNDRIES、三星、台积电和联华电子在内的领先晶圆厂和EDA厂商合作，他们优化了其在 250nm 至 3nm 工艺节点上的技术，以便合作伙伴快速、轻松地将产品推向市场。

Arm 解决方案工程执行副总裁 Kevork Kechichian 表示：“我们致力于确保在所有市场部署 Arm 技术所需的基础物理 IP 持续为整个生态系统所用。Artisan 品牌已建立良好基础，我们相信这项技术未来将继续在半导体行业发挥重要作用，而 Cadence 是推动其发展的理想合作伙伴。”

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。

想要获取半导体产业的前沿洞见、技术速递、趋势解析，关注我们！

来源：半导体产业纵横一点号