摘要：本文以TD PIE为主线，即研发岗的工艺整合/集成工程师（TD-PIE,Technology Develop-Process Integration Engineer)。

失效分析赵工半导体工程师 2025年05月13日 09:04 北京

fab内的TD PIE与量产PIE是两个岗位，两者间有非常明显的异同点。

本文以TD PIE为主线，即研发岗的工艺整合/集成工程师（TD-PIE,Technology Develop-Process Integration Engineer)。

依次为岗位简介，岗位职责，岗位需求，并穿插量产PIE的对比。(Ps.由于在介绍过程中涉及到一些Fab里的常用名词，需要了解一些半导体“黑话”的同学可以先看本文末附录部分。)

一.岗位简介

PIE算是fab内的核心岗位了，虽然可能地位不高，但上接客户，下接工厂，无论是发展前景，还是知识面广度都很不错，算是fab里最有价值的岗位之一了。

一个合格的PIE需要对各个module都足够的了解，知晓各种问题的解决方法。当然更主要是找到inline问题所对应的module，请他们帮忙解决。比如：光刻站点对位偏差过大，是放行还是rework。CMP站点后厚度值不足，是放行还是redep。这种决定是由PIE做的，但具体实操要模组去处理。

TD PIE，是PIE中更有吸引力的岗位，因会更多的参与产品研发，故而对fab内各生产工艺具有更深入了解。当有新产品入厂时，能够最快的找到适合它的工艺，以及新建一条适合它的flow。

相比之下，量产PIE中虽然也有很多研发的工作，但还是以推进量产品稳定产出为主，对工艺的了解相对薄弱，而对工艺稳定性监控参数更熟悉。

二.岗位职责

1.对接客户。当客户有产品tape out，经由CE处置后，便会有EN单子落入PIE手中。

PIE必须根据客户所给的条件参数（process condition），将EN单填写并签核。例如背面减薄厚度，金属层结构，是否有委外实验等。

2.新建flow。客户的条件，通常包括photo的CD，etch的深度，离子注入浓度等。PIE根据这些条件，判断使用哪些工艺参数，然后构建一条flow来过货。至于具体的参数，还需要联系各个module pi run，得到符合condition的结果后，再把参数固化进flow。作为PIE，必须对flow的每个细节都足够的了解，包括版图mask的开放设计，各站点PRS标准，WAT参数，工艺窗口spec等。

3.带lot。新人PIE进公司后，经过基础的培训之后，首先接触的就是带lot，这也是接下来很长一段时间的最重要工作，是PIE的根基。当产品flow新建完成后，就可以下线wafer 跑货了，下的多同一批次wafer合在一起就称作lot。

要做到的就是：

A.到特定站点作SEM确认PRS数据，完成对整个器件的形貌开发；

B.确定各站点的离子注入IMP,退火ANNL条件，保证过货流程没有问题，最终确保CP数据OK；

C.在客户给出的条件上作window check，联系各module给条件，确认工艺波动对最终CP稳定性没有影响；

D.提高良率，降低成本（量产PIE为主）。

4.产品&技术transfer。通常TD的一颗产品跑的足够多足够稳定后，就可以将其transfer给fab进行量产。亦或是开发的一种工艺技术，transfer给fab。因为TD PIE通常对inline各项参数的监控较少，flow固化后很少关注lot情况，所以在量产后，由专业的量产PIE进行监控是最好的，可以保证大量产品线上参数OK。不至于发生意外MO，成批报废情况。产品transfer需要保证线上的很多参数稳定，在确保CPOK后，通常以Cpk数值为主，transfer一般要求≥1.33/1.67。

总之这步很麻烦，还需要签核APQP, FEMA单，做control plan，fab提出问题还要走PCCB修改，或者TECN先过实验。看着这些奇奇怪怪的名词，就知道问题很大，不好解决。

5.CP fail处理。TD嘛，研发会失败很正常。随之到来的就是:

1.确认形貌。2.用探针台找寻fail DIE和点位置。3.通过SEM/TEM/FIB（仅限我用过的）等手段判断异常点问题，4.确认对应mask情况，5.排查inline过货异常，6.通常做window check确认窗口也会翻车，因此要看工艺站点有没有用错条件。

6.Design rule的撰写和设计。每个fab都有自己的DR，甚至于每个组的产品也有。需要PIE去制定这些要求并与客户沟通，避免mask设计等与需求违背。比如12寸厂很多产品都有翘曲问题，公司内解决方案不少，有的与mask设计相关，需要PIE协调修正版图。还有封装厂的单刀双刀划片不同，划片道设计也需确认尺寸等。

7.Test Key绘制。有的产品并不能通过探针台直接扎针测量，亦或是扎针是破坏性测试。这样就需要一些独立的区域，用于在WAT/CP站点进行测试，监控wafer性能。

8.诸多杂事。包括但不限于：采购衬底，库存转移，lot下线，各种wafer报废和送样，参加周会，老板会。有的公司每天早晚两个会，一周至少十一个会议。

就以采购为例。需要与TWE采购人员沟通，与客户沟通，然后列好EPI文件，提申请单。然后与晶圆厂人员沟通，测SRP数据，确定电阻率符合要求。到厂内后，自己报废wafer，再申请TEM测SRP，确认数据匹配。如果客户同时使用多种EPI，那lot下线时候，还得去一趟超净。

三.岗位对个人的要求

这方面呢，只能说面试里有加分项，但都谈不上必备项，主要是大多数东西学校里学不到。

1.《半导体制造技术》，《半导体物理》两本书的前半本书都是工作后必须会的。（当然进公司了可以慢慢补充，制造技术这本书学校不教的）后半本书，就看做什么工作了，总有几个章节要会。不过我也是半吊子，里面公式太多了，也就是定性的了解罢了。

2.有良好的沟通能力。TD PIE要跟所有module沟通，寻求他们的支持，才能把lot进度推进下去。如果没有这方面的准备，还是不建议参与进来，每天都会有几个到十几个电话，以及对应的邮件沟通。当然fab里大多岗位都有这方面需求，PIE只是更严重一点。

3.耐心，非常需要耐心。PIE应对的事务十分繁杂，而且带lot时通常有很多站点需要特殊处置，一旦遗漏或者错误，就会造成成批的wafer fail，不小心就是小几万的损失。当然这种事基本不会发生，每天一半时间盯着这个，发生了就是MO，等着开会，写材料，被批评就完事了。

四、附录:（fab常用名词——日常交流常用词汇）

flow：将一个产品所有工艺步骤，按顺序排列的文件。包括主站点工艺，量测工艺，机台，以及对应的量测数值卡控范围，量测点数目，各站点名称，wafer污染等级等。

wafer:晶圆：也就是常说的硅片。通常由衬底sub和EPI组成，衬底一般为N掺杂半导体，且掺杂浓度较高，电阻低。EPI看情况决定。目前把300mm wafer称作12寸，而非严按照英寸来的。

lot:≤25片wafer，下线后可以在系统上查询到它们，代表它们的名字就是lot ID。

module:模组，一般包括：扩散Diffusion（DIFF），蚀刻ETCH，薄膜Thin Film（TF），光刻Lithography(LITHO）。DIFF手底下又有IMP（离子注入），WET（湿法蚀刻），FUR（炉管）三个部门，TF手下有CVD（化学气相沉积），PVD（物理气相沉积）和CMP（化学机械研磨）。

当然还有良率Yield Engineer（YE），Wafer Acceptance Test (WAT),BGBM减薄和背面金属化（背面BacksideGridding& BacksideMetallization），TWE(薄片工程部)，外观检等部门。

inline/offline：线上线下，经常有offline借机台使用的情况，遇到蛮多的。基本offline就是不再受理系统中的task。

CE: customer engineer。这个相关的部门还挺多，不过基本知道CE就可以了，产品片lot经常要与CE沟通。

BD: Bussiness development，没咋联系过。

Dummy wafer：中文名一般叫挡片。用处：

1.暖机，设备维修等原因停机后使用；

2.补正机台中空余位置，通常炉管过货是25的整数倍，如150片一次，过货时不能有空缺；

3.专门放置在特定位置的。炉管中最容易受到沾污的位置一般在中段和尾段，这里有几片位置是专门放dummy的，基本不放正常wafer；

4.用于收数据，如测量某种元素在过货前后的含量，也可以监控机台状况。每次炉管都会有dummy wafer一起跑，确认没有发生意外。

PRS: Process release standard。工艺放行标准。经常被用于称呼形貌。

WAT:Wafer Acceptance Test。也叫Process Control Monitor,PCM。反正就是测芯片性能咯。通过对Wafer划片槽（Scribe Line）测试键（Test Key)的测试，可以得到wafer很多电性参数，用来监控各步工艺是否正常和稳定

CP: Circuit Probing是对整片Wafer的Die的基本器件参数进行测试。一般IC芯片的数量较少，Power的很多，测试时候是sampling的方式，得到一个总体良率，超过某个值就出货给客户。至于Die to Die的全测，不一定在厂内进行，能够检查Fab厂制造的工艺水平。

IMP:implant离子注入。关键有能量，剂量，角度三点。

ANNL: anneal退火。退火很花钱，所以要严格控制退火的次数。而且在12寸wafer有个新问题，Power产品很多都有沟槽结构，热氧化一波，wafer的曲率半径骤减，很容易造成宕机。

MO:Mistake Operation。有很多时间用于check，double check。MO就完蛋了。

cpk：制程能力指标Complex Process Capability Index，用来反馈各种工艺制程是否符合规格的一种参数。举个栗子：光刻CD要求100nm，每次显影后就会量测一下，在spec范围内100±5nm才放行。但是假如每次CD都是101nm，那CPK就会比一次正一次负101nm来的低，也会触发连续高于Target 3次这样的违规规定。具体的话，由六西格玛图决定。

PE: process engineer,工艺工程师

RCP:Recipe，是机台过货时所用的程式，决定工艺参数。由PE在机台中设置，最终在flow里体现。临时RCP，也可通过名字和机台过货。

RTA：快速热退火。一般在通入Ar或N2的快速热处理机（RTP)中进行。

PR:Photoresist，光刻胶，不同波长的机台对应的光刻胶也不同。

来源：圆圆De圆半导体全解

半导体工程师半导体行业动态，半导体经验分享，半导体成果交流，半导体信息发布。半导体培训/会议/活动，半导体社群，半导体从业者职业规划，芯片工程师成长历程。282篇原创内容公众号