摘要：日前，在IEDM 2024（2024年IEEE国际电子器件会议）上，英特尔代工展示了多项技术突破，助力推动半导体行业在下一个十年及更长远的发展。 英特尔公司副总裁兼英特尔代工技术研究与外部研发合作部门总经理Sanjay Natarajan，向等媒体介绍了在晶体
日前，在IEDM 2024（2024年IEEE国际电子器件会议）上，英特尔代工展示了多项技术突破，助力推动半导体行业在下一个十年及更长远的发展。 英特尔公司副总裁兼英特尔代工技术研究与外部研发合作部门总经理Sanjay Natarajan，向等媒体介绍了在晶体管和封装技术方面的突破，以及这些技术将如何助力推动半导体行业在下一个十年及更长远的发展，特别是在AI算力的需求方面。这些技术主要包括：改善芯片内互连的减成法钌互连技术、用于先进封装的异构集成解决方案、以及推动晶体管持续微缩的半导体技术等等。
英特尔副总裁兼英特尔代工技术研究与外部研发合作部门总经理 Sanjay Natarajan
英特尔展示互连微缩技术突破性进展随着行业朝着到2030年在单个芯片上实现一万亿个晶体管的目标前进，晶体管和互连微缩技术的突破以及未来的先进封装能力正变得非常关键，以满足人们对能效更高、性能更强且成本效益更高的计算应用（如AI）的需求。 为了通过PowerVia背面供电技术缓解互连瓶颈，实现晶体管的进一步微缩，英特尔代工也在新型材料方向持续探索，这对于持续推进摩尔定律、推动面向AI时代的半导体创新至关重要。 在解决采用铜材料的晶体管在开发未来制程节点时可预见的互连微缩限制，英特尔代工已经探索出数条路径，并继续为GAA及其它相关技术定义和规划了晶体管路线图：减成法钌互连技术实现微缩重大进步首先是减成法钌互连技术。为了提升芯片性能，改善互连，英特尔代工展示了减成法钌互连技术。通过采用钌这一新型、关键、替代性的金属化材料，利用薄膜电阻率（thin film resistivity）和空气间隙（airgap），实现了在互连微缩方面的重大进步。英特尔代工率先在研发测试设备上展示了一种可行、可量产、具有成本效益的减成法钌互连技术，该工艺引入空气间隙，无需通孔周围昂贵的光刻空气间隙区域（lithographic airgap exclusion zone），也可以避免使用选择性蚀刻的自对准通孔（self-aligned via）。在间距小于或等于 25 纳米时，采用减成法钌互连技术实现的空气间隙使线间电容最高降低 25%，这表明减成法钌互连技术作为一种金属化方案，在紧密间距层中替代铜镶嵌工艺的优势。这一解决方案有望在英特尔代工的未来制程节点中得以应用。 英特尔代工的减成法钌互连技术不仅是一项工艺创新，更是对现有芯片互连技术的重大颠覆。这项技术通过降低线间电容，为AI芯片的高速数据处理和能效比提升提供了新的可能性。具有100倍吞吐量优势的异构集成解决方案据Sanjay Natarajan介绍，AI芯片对先进异构集成技术的需求正在增加，当前技术主要存在两大挑战：使用底部和顶部芯片尺寸相同的技术和工艺（如晶圆到晶圆的键合技术）；由于处理和逐个附着芯片的限制，这些技术在吞吐量和芯片尺寸及厚度方面存在显著影响。 这意味着，需要实现高度灵活且具备成本效益的异构集成架构，允许混合和匹配工艺、存储技术等。英特尔代工首次展示了选择性层转移技术（Selective Layer Transfer, SLT），这是一种异构集成解决方案，能够以更高的灵活性集成超薄芯粒。与传统的芯片到晶圆键合（chip-to-wafer bonding）技术相比，选择性层转移让芯片的尺寸能够变得更小，纵横比变得更高。可以在芯片封装中将吞吐量提升高达100倍，进而实现超快速的芯片间封装。 这项技术还带来了更高的功能密度，并可结合混合键合（hybrid bonding）或融合键合（fusion bonding）工艺，提供更灵活且成本效益更高的解决方案，封装来自不同晶圆的芯粒。该解决方案为AI应用提供了一种更高效、更灵活的架构。 延续摩尔定律，为继续缩小栅长铺平了道路硅基RibbonFET CMOS晶体管：为了将RibbonFET GAA晶体管的微缩推向更高水平，英特尔代工展示了栅极长度为6纳米的硅基RibbonFET CMOS晶体管，在大幅缩短栅极长度和减少沟道厚度的同时，在对短沟道效应的抑制和性能上达到了业界领先水平。这一进展为摩尔定律的关键基石之一——栅极长度的持续缩短，铺平了道路。
用于微缩的2D GAA晶体管的栅氧化层为了在CFET（互补场效应晶体管）之外进一步加速GAA技术创新，英特尔代工展示了其在2D GAA NMOS（N 型金属氧化物半导体）和PMOS（P 型金属氧化物半导体）晶体管制造方面的研究，侧重于栅氧化层模块的研发，将晶体管的栅极长度微缩到了30纳米。该研究还报告了行业在2D TMD（过渡金属二硫化物）半导体领域的研究进展，此类材料未来有望在先进晶体管工艺中成为硅的替代品。
通过在GAA晶体管技术方面的创新，特别是在提高电流驱动能力和降低功耗方面的进展，英特尔展示了对于推动半导体技术的发展和满足未来计算需求方面至关重要的技术力量。 300毫米GaN衬底工艺持续突破在300毫米GaN（氮化镓）技术方面，英特尔代工也在继续推进其开拓性的研究。GaN是一种新兴的用于功率器件和射频（RF）器件的材料，相较于硅，它的性能更强，也能承受更高的电压和温度。在300毫米GaN-on-TRSOI（富陷阱绝缘体上硅）衬底（substrate）上，英特尔代工制造了业界领先的高性能微缩增强型GaN MOSHEMT（金属氧化物半导体高电子迁移率晶体管）。GaN-on-TRSOI等工艺上较为先进的衬底，可以通过减少信号损失，提高信号线性度和基于衬底背部处理的先进集成方案，为功率器件和射频器件等应用带来更强的性能。
推动实现“万亿晶体管时代”在IEDM 2024上，英特尔代工还分享了对先进封装和晶体管微缩技术未来发展的愿景，以满足包括AI在内的各类应用需求，以下三个关键创新有助于AI在未来十年朝着能效更高的方向发展，包括： 先进内存集成（memory integration），以消除容量、带宽和延迟的瓶颈； 用于优化互连带宽的混合键合； 模块化系统（modular system）及相应的连接解决方案 这也凸显了AI系统对高性能计算的需求趋势下，解决内存容量、带宽和延迟问题，以及异构组件之间实现高效的互连、模块化系统的设计等等，都将是提升能效、可以避免在扩展时遇到的网络延迟和带宽限制。 同时，英特尔代工还发出了行动号召，开发关键性和突破性的创新，持续推进晶体管微缩，推动实现“万亿晶体管时代”。英特尔代工概述了对能够在超低电压（低于300毫伏）下运行的晶体管的研发，将如何有助于解决日益严重的热瓶颈，并大幅改善功耗和散热。 英特尔代工的这些技术突破，不仅是对现有技术的重大升级，更是对未来AI算力需求的深刻回应。未来，随着这些技术的商业化和规模化应用，AI算力的未来将更加智能、高效和可持续。来源：与非网
