摘要：5月24日，2025 AI-First 国产EDA芯片设计协同研讨会在南京成功举办，本次研讨会由EDA开放创新合作机制、南京市集成电路行业协会、中科南京智能技术研究院联合指导，由南京中科芯智科技有限公司主办，中科麒芯智能技术（南京）有限公司承办，芯率智能科技（

5月24日，2025 AI-First 国产EDA芯片设计协同研讨会在南京成功举办，本次研讨会由EDA开放创新合作机制、南京市集成电路行业协会、中科南京智能技术研究院联合指导，由南京中科芯智科技有限公司主办，中科麒芯智能技术（南京）有限公司承办，芯率智能科技（苏州）有限公司协办。

本次研讨会汇聚了来自华大九天、芯华章、合见工软、芯和半导体、华润微电子、长江存储、合肥晶合、海光信息、复旦大学、华东师范大学等70多家单位100多位产业领袖，以“AI for EDA”为主题，共商中国芯片设计协同发展路径。

研讨会开始后，中科南京智能技术研究院院长周玉梅、南京市集成电路行业协会理事长时龙兴、安徽省半导体行业协会理事长陈军宁、EDA²对外合作委员会主任郑云升分别为大会发表致辞。

中科南京智能技术研究院院长周玉梅

中科南京智能技术研究院院长周玉梅指出AI技术快速发展，国内大模型崛起，本次研讨会聚焦AI如何赋能集成电路设计与EDA领域，推动行业创新。她期待专家分享AI在芯片设计中的具体应用，并预祝会议圆满成功，助力行业进步。

南京市集成电路行业协会理事长时龙兴

南京市集成电路行业协会理事长时龙兴指出，AI与芯片设计协同是大势所趋，尤其随着半导体工艺精细化，AI可弥补人才缺口，提升设计效率。他强调EDA与AI是双向赋能关系（AI for EDA，EDA for AI芯片），并肯定国产EDA与芯片设计协同的主题。同时，他呼吁产学研深度融合，赞赏中科南京智能技术研究院对产业创新的推动作用，期待未来加强联动，共同推进技术发展。

安徽省半导体行业协会理事长陈军宁

安徽省半导体行业协会理事长陈军宁重点强调了AI对集成电路产业的关键作用。他指出，EDA本质上就是计算机辅助设计，本身就包含AI成分，而当前AI技术的进步正推动着设计自动化向更高水平发展——减少人工干预，增强机器自主决策能力。他特别提到，在兼具科研、教育、产业三重背景的中科南京智能技术研究院指导下，一批技术精英正聚集开展AI+EDA的创新探索。陈军宁认为，虽然创业充满挑战，但AI与EDA的深度结合代表着正确方向，期待这种技术融合能推动行业突破。

EDA²对外合作委员会主任郑云升

EDA²对外合作委员会主任郑云升重点讨论了AI对多元化EDA和集成电路产业的推动作用。他指出，目前AI在两大领域可发挥作用：一是作为智能助手降低使用门槛，帮助用户克服多元化EDA工具的学习障碍；二是通过AI加速设计迭代和提升良率。他强调数据获取与互通是AI应用的关键，呼吁行业以适当的方式共享数据资源用于模型训练。郑云升以最近几次的国际研讨会为例，说明AI已是全球芯片领域焦点，虽然国产AI方案仍需追赶，但通过产业协作能加速突破。最后，他期待中科麒芯等新创企业能取得更大的进展并反哺产业生态。

随着大会致辞环节结束，北京华大九天科技股份有限公司董事长为本次研讨会发表主旨演讲，大会进入高潮阶段。

北京华大九天科技股份有限公司董事长刘伟平

北京华大九天科技股份有限公司董事长刘伟平做了题为《AI+EDA》的演讲，刘伟平表示，后摩尔时代EDA工具正加速向AI驱动转型，通过机器学习优化单点工具、强化学习实现全流程自动化，大幅提升芯片设计效率。国内工艺分叉为国产EDA创造差异化机遇，华大九天正研发适配本土技术路线的工具。他指出“AI不会取代EDA工程师，但不用AI的工程师可能被淘汰”，强调国产EDA需通过“成熟产品+在研技术+生态合作”三阶布局实现换道超车。目前华大九天已构建PyAether平台，重点攻克AI与EDA融合的精准性与数据壁垒，为芯片设计全流程智能化提供国产化解决方案。

紧接着，中科麒芯（南京）智能技术有限公司CEO李磊、芯率智能科技（苏州）有限公司联合创始人蒋晓军、阿里云高级解决方案架构师苏皖解决方案负责人张春华、上海合见工业软件集团有限公司AI智能EDA平台产品总监成功、芯和半导体科技（上海）股份有限公司技术市场总监黄晓波博士、合肥晶合集成电路股份有限公司先进整合处处长王仲盛博士发表专题分享。

中科麒芯（南京）智能技术有限公司CEO李磊

中科麒芯(南京)智能技术有限公司CEO李磊做了题为《基于FlowBuilder的大模型赋能芯片设计协同》的演讲，李磊表示，AI与EDA的深度融合是提升芯片设计效率的关键。中科麒芯通过FlowBuilder平台实现设计流程的可视化编排与自动化管理，并依托自研的智语芯大模型（ChipLingo LLM）在EDA智能问答、代码生成等场景实现精准赋能，其行业大模型在搭载RAG框架后在IC高难度问答准确率达81%，超越通用模型及RAG框架。未来，芯片研发将向云端协同化、知识资产化方向发展，中科麒芯致力于构建生态级设计协同平台，助力国产芯片设计效率提升。

芯率智能科技（苏州）有限公司联合创始人蒋晓军

芯率智能科技(苏州)有限公司联合创始人蒋晓军做了题为《基于人工智能的设计制造协同》的演讲，蒋晓军表示，人工智能正成为半导体行业突破先进制程与复杂芯片设计的关键驱动力。在5nm以下工艺中，设计-制造协同对晶体管密度提升贡献超50%，而AI赋能的In-Chip Monitor技术可实现芯片全生命周期监控，解决传统测试难以捕捉的异常问题。未来，AI驱动的缺陷溯因与工艺优化将助力国产产线突破设备限制，同时EDA工具与制造端AI的深度融合将成为行业新范式。芯率智能持续投入AI算法与半导体工艺的交叉创新，为芯片设计、制造和可靠性管理提供智能化解决方案。

阿里云高级解决方案架构师苏皖解决方案负责人张春华

阿里云高级解决方案架构师苏皖解决方案负责人张春华做了题为《通义千问大模型技术进展》的演讲，张春华表示，大模型竞争已进入“下半场”，核心转向推理能力、多模态与Agent技术的深度融合。通义千问Qwen3系列以235B旗舰模型登顶开源榜首，在推理、代码等基准比肩顶级闭源模型，并通过MOE架构实现高性能与低成本平衡。其开源生态衍生模型数量全球第一，MCP协议统一函数调用标准，解决传统插件兼容性问题。未来，通义千问的全尺寸、全模态、全开源技术矩阵将推动AI从技术探索转向规模化落地，尤其在复杂场景如EDA设计、智能制造等领域，加速“AI原生工作流”的演进。阿里云持续投入大模型技术研发，为行业提供从云端到终端的全栈AI解决方案。

上海合见工业软件集团有限公司AI智能EDA平台产品总监成功

上海合见工业软件集团有限公司AI智能EDA平台产品总监成功在《大模型辅助Verilog RTL设计技术与工程实践》演讲中表示，面对IC设计领域开源数据稀缺与代码容错率低的双重挑战，合见工软采用 "大模型+EDA" 闭环系统突破行业瓶颈。通过EDA工具对大模型生成的代码做实时评估，引导大模型进行代码纠错，可有效提升代码生成正确率。首创 "高德地图式" 设计空间探索策略实现多个不同 PPA 设计方案智能比选，为设计人员提供设计洞见。

今年2月，合见工软推出数字设计AI智能平台——UniVista Design Assistant (UDA)，是国内首款自主研发、专为Verilog设计打造的AI智能平台，融合DeepSeek R1等先进大模型与合见工软自研的EDA引擎，实现了全栈自主可控软硬件方案。UDA可提升代码QoR和正确性10-20%。 内置了仿真和调试工具，智能生成TestBench，有效提升测试效率并提供全面的功能验证服务。

“设计师、大模型和EDA三者有效协同，将为芯片设计带来全新的模式，大幅提高生产效率”成功强调，随着有更强自主能力的AI智能体技术成熟，芯片设计将向 “目标驱动型” 全流程自动化演进，国产EDA智能平台正在助力大模型落地芯片设计领域，重构产业生态。

芯和半导体科技（上海）股份有限公司技术市场总监黄晓波博士

芯和半导体科技（上海）股份有限公司技术市场总监黄晓波博士做了题为《Chiplet集成芯片仿真EDA的AI应用与探索》的演讲。黄晓波表示，随着AI芯片和Chiplet技术的快速发展，多物理场仿真面临"仿不动、重复多、易出错"的挑战。芯和半导体基于STCO系统级设计理念，开发了覆盖芯片到系统的全栈EDA解决方案，并通过AI技术实现三大突破：基于大语言模型的智能建库将传统人工建库效率提升10倍；与Deepseek协同的自动化脚本技术使HBM全通道仿真设置时间从1天缩短至30分钟；智能化网格剖分技术解决了多物理场仿真的精度与效率矛盾。芯和已将这些AI技术集成到Metis等核心平台中，为5G通信、数据中心等领域提供高效仿真工具。未来，EDA与AI将呈现"双向赋能"的发展趋势，AI不仅辅助工具使用，更将重塑EDA开发范式。

合肥晶合集成电路股份有限公司先进整合处处长王仲盛博士

合肥晶合集成电路股份有限公司先进整合处处长王仲盛博士在《从晶圆厂需求的角度探讨EDA的智能化之路》演讲中指出，首次流片成功的关键在于解决设计端与制造端的理念差异：设计端追求PPA优化，而制造端则专注于良率提升。他详细阐述了在晶合研发实践中AI赋能的三个阶段：1.0阶，通过提升分析与管制能力实现数据驱动的效率提升；2.0阶，通过精准预测和智能优化实现良率与产能的动态平衡；3.0阶，则是构建设计制造协同系统达成智能制造的全局最优解。王博士特别强调："AI技术应当成为设计和制造沟通的桥梁。"通过AI技术的数据分析和智能预测，建立设计制造协同优化机制，帮助双方更好地理解彼此需求，目标就是第一次流片就成功。

在圆桌讨论环节，中芯聚源合伙人张焕麟、南京集成电路产业服务中心总经理李辉、至成微科技（浙江）有限公司CEO成飞、中科麒芯（南京）智能技术有限公司CEO李磊、芯率智能科技（苏州）有限公司技术总监冯骅、此芯科技集团有限公司IT/CAD总监石松华等行业专家先后发言，并围绕《开源生态与产业协同的创新模式》展开充分讨论，圆桌由中科麒芯(南京)智能技术有限公司董事长董伟主持。

中芯聚源合伙人张焕麟

中芯聚源合伙人张焕麟表示，芯片国产替代已进入深水区，单纯模仿难以突破，必须依靠技术创新实现差异化竞争。AI为芯片设计带来新机遇，但需结合行业知识才能有效落地。开源生态的价值在于降低门槛，吸引多方参与，形成“UGC+AI”的协同模式。他强调：“开源不等于免费，而是通过开放降低门槛，让更多人参与技术迭代。”未来，半导体投资需平衡技术创新与商业化落地，关注生态构建与市场需求。

南京集成电路产业服务中心总经理李辉

南京集成电路产业服务中心总经理李辉指出，中小芯片企业面临的最大挑战并非技术不足，而是市场供需矛盾。RISC-V的开源落地超预期，但EDA工具链的开源仍需观望实际案例。他认为，下一代产业服务平台应整合算力、EDA工具链，降低中小企业研发成本。他直言：“去年消失的芯片公司，问题不在技术，而在市场红海中找不到需求。”未来，产业服务除了技术支撑也需要商业化赋能，云端协同平台很有可能成为公共平台赋能中小创企业的有力工具。

至成微科技（浙江）有限公司CEO成飞

至成微科技（浙江）有限公司CEO成飞表示，芯片研发成本高企倒逼企业寻求开源IP，但商业化支持不可或缺。硬件迭代成本远高于软件，需谨慎评估开源IP的长期维护成本。行业云平台可提升资源利用率，但需解决数据隐私和信任问题。他比喻道：“吃饱要5个馒头，不能等第5个才行动——大模型应用要尽早介入。”未来，企业需在开源IP与商业服务之间找到平衡，以降低研发成本并加速产品落地。

中科麒芯（南京）智能技术有限公司CEO李磊认为，开源生态可借鉴软件行业经验，通过技术支持服务实现商业变现。垂直领域大模型需克服数据孤岛，行业需合理控制预期。他提出构建“框架型开源平台”，集成EDA工具链并保障各方利益分配。他指出：“AI全球竞赛是华人PK华人，中国团队在工程化落地上有后发优势。”未来，商业模式创新比技术更重要，行业需探索协同落地的可行路径。

芯率智能科技（苏州）有限公司技术总监冯骅

芯率智能科技（苏州）有限公司技术总监冯骅指出，当前工艺技术的加速迭代，正驱动EDA工具与良率管理向更高效、智能的方向升级。不过，垂直领域大模型发展面临数据壁垒制约，亟需产业链各方加强协同训练以突破瓶颈。冯骅认为，云平台具备整合设计、仿真验证和测试数据良率分析的能力，能够有效优化芯片设计和可靠性验证流程。谈及行业痛点时，冯骅坦言，虽然客户对在产线部署智能体需求强烈，但由于各家企业产品工艺、设计、产品良率、可靠性涉及商业机密，短期内实现数据共享合作仍需时间沉淀。展望未来，制造端想要实现智能升级，关键在于突破数据协同的瓶颈。他建议，可先从芯片 CP 测试和 FT 测试进行良率分析数据入手，借助云端协同的方式逐步提升整体效率。

此芯科技集团有限公司IT/CAD总监石松华

此芯科技集团有限公司IT/CAD总监石松华表示，RISC-V在物联网等轻量级场景成功，但服务器级复杂生态仍依赖大厂投入。算力云商业模式尚未跑通，需AI预测需求动态调配资源。EDA开源应聚焦通用框架，专业工具仍需闭源积累。他指出：“设计公司算力需求波动大，供应商不敢接——除非AI能精准预测周期。”未来，行业需理性看待开源边界，通过技术手段优化算力资源配置。

中科麒芯（南京）智能技术有限公司董事长董伟

中科麒芯(南京)智能技术有限公司董事长董伟在总结中强调，本次研讨会展现了半导体行业在AI与开源浪潮下的共识与挑战。尽管技术成熟度仍需时间验证，但嘉宾们一致认为，提前布局创新赛道是应对行业变革的关键。从RISC-V的生态突破到EDA工具的协同优化，从算力资源的动态调配到垂直领域的数据壁垒，讨论揭示了产业协同的迫切性——唯有打破孤岛、构建信任机制，才能释放云端与AI驱动的设计潜力。整场研讨会在务实与前瞻的交织中落幕，既直面了研发高成本、商业化落地等现实困境，也勾勒出“开放协作+精准创新”的未来路径，为行业在不确定性中锚定了方向。

中科麒芯是由中科南京智能技术研究院内部立项，通过科技成果转化设立并投资占股的公司。公司以“AI赋能集成电路全产业链效率提升”为使命，聚焦AI+EDA工具链优化，提供FlowBuilder、智能算力调度与半导体行业犬模型应用等场景的解决方案，构建芯片设计全流程的协同平台，助力客户缩短研发周期、降低设计门槛、提升资源利用率。核心团队在半导体领域有20年以上的从业经验，并拥有为国内上千家中小创芯片设计公司提供芯片设计及供应链服务的实操经验。

来源：芯榜一点号