摘要：扇出封装（Fan-Out, FO）技术通过独特的封装结构与工艺创新，已渗透至移动终端、高性能计算、汽车电子及5G通信等核心领域，成为推动半导体行业小型化、高性能化发展的关键技术。本文聚焦其应用与市场发展，分述如下:

半导体工程师 2025年05月29日 11:23 北京

扇出封装（Fan-Out, FO）技术通过独特的封装结构与工艺创新，已渗透至移动终端、高性能计算、汽车电子及5G通信等核心领域，成为推动半导体行业小型化、高性能化发展的关键技术。本文聚焦其应用与市场发展，分述如下:

扇出封装应用

各大制造商的扇出封装技术

扇出封装供应链概述

扇出封装应用

一、移动与消费电子：轻薄化与功能集成

在智能手机领域，FO-WLP（扇出型晶圆级封装）已成为高端芯片封装的主流方案。以苹果iPhone7系列为标志，台积电InFO PoP技术通过重构层（RDL）实现AP（应用处理器）与内存的垂直堆叠，使整体封装厚度从传统方案的550μm大幅压缩至231μm，直接驱动了智能手机向超薄化演进。

三星则通过FO-PLP（扇出型面板级封装）技术，在Galaxy Watch智能手表中集成Exynos9110 APE（应用处理器）与PMIC（电源管理芯片），其封装面积较传统方案缩小30%以上，同时保持了77GHz车规级雷达芯片的射频性能稳定性。

扇出封装应用场景有：

存储器封装：面对传统FC-CSP（倒装芯片级封装）与MCeP（模块核心嵌入式封装）的厚度瓶颈，HD FO（高密度扇出）技术通过超细间距（最小L/S达1μm级）RDL布线，使AP+内存PoP（堆叠封装）厚度突破425μm限制，为电池容量扩展与散热设计留出空间。

可穿戴设备：在TWS耳机、智能手表等场景中，FO封装凭借其优异的热机械性能，成功集成蓝牙MCU、NOR闪存及PMIC，单设备封装体积较传统方案缩减50%以上。

二、电信与基础设施：2.5D替代方案与加速

针对数据中心对高带宽、低延迟的极致需求，UHD FO（超高密度扇出）技术提供了2.5D硅转接板的性价比替代方案。其核心价值体现在：

网络芯片重构：将大型网络处理器拆分为多个小芯片，通过UHD FO的RDL层实现100+ I/O密度互连，较传统2.5D方案成本降低40%，同时保持SERDES（串行器/解串器）链路速率达112Gbps。

HBM集成：在GPU/ASIC与HBM（高带宽内存）的异构集成中，UHD FO通过TSV（硅通孔）替代传统中介层，使计算芯片与内存之间的数据带宽突破1TB/s，功耗降低30%。

典型案例包括：

AI加速器：某头部厂商采用UHD FO封装其AI训练芯片，实现HBM2E内存与GPU的零间距互连，推理性能较PCIe接口方案提升8倍。

5G基站：通过FO封装将毫米波前端模块（FEM）与基带芯片集成，使基站体积缩小至传统方案的1/3，满足5G小基站部署需求。

三、汽车电子：射频性能与功能安全

在汽车雷达领域，FO-AiP（扇出型封装天线）技术已成为ADAS（高级驾驶辅助系统）的核心组件。

以联发科Autus R10MT2706为例：

射频优化：通过在封装内嵌入天线阵列，并利用PCB接地层反射电磁波，使77GHz雷达信号损耗降低至0.8dB以下，盲区检测精度达±5cm。

集成度突破：封装面积仅39mm²，其中芯片占比25%、天线占比28%，较传统AoP（封装上天线）方案缩小83%，支持同时集成4颗雷达芯片实现360°环视。

该技术已广泛应用于：

自动紧急制动（AEB）：通过FO封装雷达与摄像头融合，实现100米内行人识别响应时间小于50ms。

自动泊车辅助（APA）：在超窄车位场景中，FO雷达的角分辨率达1°，可精确识别0.1米级障碍物。

四、5G通信：毫米波频段的封装革命

面对5G毫米波（24GHz以上）的信号衰减挑战，FO-AiP技术通过三大创新实现突破：

低损耗材料：采用LCP（液晶聚合物）基板替代传统PI（聚酰亚胺），使28GHz频段插入损耗降低至0.3dB/mm。

相控阵集成：在iPhone毫米波模组中，通过FO封装将8×8天线阵列与调制解调芯片垂直互连，实现波束成形角度±60°覆盖。

热管理优化：在0.4mm超薄封装体内嵌入微通道散热结构，使连续波束扫描功耗控制在3W以内。

据预测，单台5G手机将集成3-4颗FO-AiP模组，覆盖Sub-6GHz与毫米波双频段，推动天线封装市场规模在2026年突破80亿美元。

各大制造商的扇出封装技术

一、安靠：WLFO技术引领高密度集成

安靠通过收购葡萄牙Nanium（现ATEP）强化了其在扇出封装领域的布局。其核心技术WLFO（Wafer-Level Fan-Out）基于eWLB技术演进，具备以下特征：

产品矩阵丰富：涵盖WLBGA、WLLGA、WLSiP、WL3D、WLPoP、WLMCM等，支持单芯片封装及多芯片集成（如SiP、PoP）。

工艺创新：通过增加RDL层数（最多达6层）和芯片嵌入能力，实现高I/O密度（>2000个）和复杂架构。例如，WL3D技术可将逻辑芯片与HBM垂直互连，带宽密度达0.5TB/s/mm²。

市场定位：主打移动终端（如AP+内存PoP）、汽车雷达（77GHz频段）及IoT设备，其WLFO封装厚度较传统方案缩减40%，满足轻薄化需求。

二、长电科技：3D eWLB技术驱动异构集成

长电科技通过收购星科金鹏（STATS ChipPAC）获得eWLB核心技术，并推出3D eWLB平台，核心优势包括：

超薄化设计：封装厚度低至0.25mm，支持可穿戴设备（如TWS耳机）的紧凑设计。

高密度互连：通过细间距RDL实现多芯片堆叠，例如将AP、PMIC、RF模块集成于单一封装，面积减少60%。

应用拓展：在汽车电子领域，其3D eWLB封装已应用于激光雷达（LiDAR）的信号处理芯片，耐受-40℃~125℃温宽。

三、恩智浦：RCP技术聚焦电磁屏蔽与刚性

恩智浦的RCP（Redistributed Chip Package）技术由Nepes授权，与eWLB形成差异化竞争：

结构创新：采用涂胶塑封（而非压模塑封）并嵌入铜结构，提供电磁屏蔽（屏蔽效能>60dB）和机械刚性，适用于高功率器件（如汽车雷达）。

典型应用：NXP MR2001 77GHz雷达芯片采用RCP封装，天线增益提升15%，满足AEB（自动紧急制动）系统的毫秒级响应需求。

局限性：工艺复杂度较高（增加铜层沉积步骤），成本较eWLB高出20%，限制了其在大规模消费电子中的普及。

四、Deca：M-Series技术破解芯片偏移难题

Deca的M-Series FO技术通过自适应图案化（Adaptive Patterning™）解决芯片偏移问题，核心突破包括：

动态校正：利用光学检测实时调整RDL布线，匹配芯片实际位置，偏移量控制在±3μm以内（传统eWLB为±10μm）。

铜柱互连：芯片焊盘与RDL通过铜柱直接连接，减少寄生电感，适用于高频应用（如5G毫米波模组）。

商业化进展：技术已授权给ASE（日月光）和Nepes，2021年Deca在菲律宾的产能达每月5000万颗，支持苹果iPhone的AiP模组生产。

五、日月光：面板级封装与高频应用双轮驱动

日月光作为全球封测龙头，通过多元化技术布局和产能扩张，巩固了其在扇出封装领域的领先地位，其技术演进呈现三大方向：

1.技术矩阵覆盖全场景

eWLB（授权自英飞凌）：作为FO-WLP基准技术，采用面朝下（Face-Down）芯片先置工艺，支持单芯片嵌入及多芯片集成（如SiP、PoP），良率达99.5%，适用于大规模移动终端封装。

M-Series（授权自Deca）：通过自适应图案化技术解决芯片偏移问题，面朝上（Face-Up）结构使芯片偏移量

FOCLP（Fan-Out Chip Last Package）：采用倒装芯片（Flip-Chip）与无芯载板结合，后续嵌入模塑材料，解决I/O密度限制（支持>1500个I/O），适用于中低端移动设备。

FO-CoS（Fan-Out on Substrate）：定位为2.5D硅转接板的低成本替代方案，自2018年量产以来，RDL线宽间距已达2μm/2μm，支持大型SoC（如AI加速器）与HBM集成，较传统2.5D方案成本降低30%。

2.面板级封装产能扩张

615mm×625mm面板线：生产Deca M-Series技术，目标毫米波AiP等高频应用。

300mm×300mm面板线：瞄准更先进应用（如HPC），通过更细的L/S（1.5μm/1.5μm）提升集成度，预计2026年量产。

3.高频应用场景突破

汽车雷达：77GHz雷达封装采用FO-CoS技术，天线增益提升20%，满足AEB系统毫秒级响应需求。

5G通信：开发支持28GHz/39GHz毫米波的FO-AiP模组，封装尺寸压缩至12mm×12mm×0.9mm，损耗

六、台积电：InFO技术引领高端封装革命

台积电通过InFO（Integrated Fan-Out）技术重构半导体封装生态，其技术演进可分为三大阶段：

1.移动终端封装（InFO_PoP）

技术突破：2016年随iPhone 7首发，采用3层RDL（最小L/S=8μm/11μm），将APE封装厚度压缩至0.23mm（含芯片、RDL及BGA焊球），较传统FC-PoP减薄50%。电性能优势显著，信号延迟降低40%，功耗减少25%。

市场影响：助力苹果A10/A11/A12处理器连续迭代，推动台积电7nm/5nm制程市占率超60%。倒逼FC-PoP市场萎缩，2021年InFO_PoP占据高端移动封装45%份额。

2.异构集成平台（InFO_oS/MS/AiP）

InFO_oS（On Substrate）：针对5G网络设备，集成多个逻辑芯粒（Chiplet），RDL线宽间距达2μm/2μm，支持>65mm×65mm基板，I/O节距最小40μm。应用于博通5G基站芯片，带宽密度提升至0.8TB/s/mm²。

InFO_MS（Memory on Substrate）：面向AI推理，集成HBM与GPU，数据传输速率达1.2TB/s，较传统2.5D方案延迟降低30%。

InFO_AiP：集成毫米波天线与FEM（前端模块），封装尺寸12mm×12mm×0.9mm，支持相控阵波束成形，应用于iPhone毫米波模组。

3.3D集成与创新（3D-MiM/InFO_SoW）

3D-MiM（MUST-in-MUST）：消除BGA互连，通过TSV与RDL混合键合实现逻辑芯片与HBM的3D堆叠，带宽突破1.5TB/s，功耗效率提升50%。应用于AMD MI300X AI加速器，算力密度达40TFLOPS/mm³。

InFO_SoW（System on Wafer）：晶圆级集成芯片阵列与电源/散热模块，消除基板与PCB，实现低延迟（

扇出封装供应链概述

一、OSAT厂商：技术迭代与成本博弈

OSAT（外包半导体封装测试）企业构成FO产业链中坚力量，其竞争格局呈现三大特征：

1.技术路线分化

核心FO-WLP：安靠（Amkor）、长电科技（JCET）、日月光（ASE）凭借eWLB技术主导移动终端市场，量产成熟度达99.9%（良率）。

面板级FO-PLP：PTI、Nepes通过600mm×600mm面板线降低成本30%，目标IoT与中低端手机市场。

研发储备：SPIL（硅品）与Amkor Korea启动FO认证，聚焦汽车雷达（77GHz）与5G AiP封装。

2.客户结构演变

设计公司绑定：联发科将50%的AiP订单转向PTI，以应对台积电涨价压力。

IDM合作：Nepes为恩智浦77GHz雷达芯片提供FO-PLP封装，单颗成本较传统方案降低0.2美元。

3.区域布局调整

东南亚扩产：ASE在菲律宾建设M-Series专线，目标2026年产能达每月1.5亿颗。

中国大陆布局：JCET在江苏江阴建设3D eWLB产线，服务华为海思AI芯片封装需求。

二、晶圆厂：高端市场垄断与技术外溢

晶圆厂通过垂直整合重塑FO竞争格局，其战略呈现两大方向：

1.台积电：技术闭环与生态扩张

InFO技术垄断：独占苹果iPhone APE封装，2025年市场份额达65%。

HPC市场渗透：InFO_oS集成4颗HBM3与GPU，带宽密度达1.2TB/s，服务英伟达Grace Hopper超算芯片。

3D集成突破：3D-MiM技术实现逻辑芯片与HBM的3D堆叠，带宽突破1.5TB/s，功耗效率提升50%。

2.GlobalFoundries：研发协同与产能补缺

技术合作：与CEA-Leti联合开发22nm FD-SOI FO封装，目标物联网边缘计算。

产能共享：通过ASE代工生产5G毫米波AiP模组，单颗成本较台积电低15%。

三、IDM：垂直整合与细分市场深耕

IDM通过内部研发与外部收购构建差异化能力，其布局聚焦两大领域：

1.三星电子：消费电子突破与汽车电子布局

FO-PLP商业化：Galaxy Watch采用自研FO-PLP封装AP与PMIC，厚度较传统方案缩减25%。

汽车电子攻坚：与特斯拉合作开发4D成像雷达，FO封装集成12颗Tx/Rx芯片，探测距离达300米。

2.恩智浦/英飞凌：汽车市场专注与OSAT协同

研发与小批量生产：恩智浦在奥地利格拉茨工厂生产77GHz雷达芯片，单月产能5万颗。

OSAT外包：80%产量交由ASE封装，采用FO-CoS技术实现-40℃~125℃温宽耐受。

四、设计公司：应用驱动与供应链重构

设计公司通过需求牵引推动FO技术演进，其策略呈现三大趋势：

1.旗舰应用绑定

苹果：全系iPhone采用台积电InFO_PoP封装APE，2025年订单规模超10亿颗。

高通：骁龙X75 5G基带采用ASE FO-AiP，支持毫米波8载波聚合，下载速率达10Gbps。

2.新兴市场拓展

AiP领域：Sivers IMA推出5G毫米波相控阵模组，集成16颗FO封装的Tx/Rx芯片，功耗

物联网：Synaptics开发低功耗蓝牙SoC，采用PTI FO-PLP封装，待机电流

3.供应链多元化

联发科：将50%的5G芯片封装订单转向PTI，以降低对台积电依赖。

海思：与华天科技合作开发eSiFO封装的AI视觉芯片，目标安防监控市场。

四、技术许可与生态合作

Deca通过技术授权加速FO普及，其模式创新体现两大价值：

1.M-Series技术扩散

授权网络：已向ASE、Nepes、PTI等10家企业授权，覆盖全球50%的FO-PLP产能。

工艺标准化：与西门子EDA合作开发自适应图案化软件，将芯片偏移量控制在±2μm以内。

2.研发机构角色

技术评估：CEA-Leti与3D Plus合作验证FO在空间应用的可靠性，通过2000小时辐射测试。

人才培养：Fraunhofer IZM开设FO封装课程，年培训工程师超200人。

3.产业链趋势与挑战

面板级封装崛起：PTI与三星电子加速600mm×600mm面板线扩产，预计2027年市场份额达25%。

3D集成竞赛：三星X-Cube与台积电3D-MiM正面竞争，目标HPC市场。

汽车电子成为新战场：华天科技eSiFO与三星FO-PLP均将汽车作为核心赛道，推动封装技术向高可靠性演进。

供应链安全：设计公司通过多元化采购（如联发科转向PTI）降低地缘政治风险。来源于学习那些事，作者小陈婆婆

半导体工程师半导体行业动态，半导体经验分享，半导体成果交流，半导体信息发布。半导体培训/会议/活动，半导体社群，半导体从业者职业规划，芯片工程师成长历程。282篇原创内容公众号

来源：芯片测试赵工