从MII到XGMII：一文读懂PHY芯片的接口协议

摘要：PHY 是 “Physical Layer” 的缩写，即物理层。PHY 芯片也就是物理层芯片，是一种集成电路，广泛应用于计算机网络和通信设备中。在网络通信的七层协议（OSI 模型）中，PHY 芯片负责实现最底层的物理层功能，主要承担数据的传输和接收任务。简单来

PHY 是 “Physical Layer” 的缩写，即物理层。PHY 芯片也就是物理层芯片，是一种集成电路，广泛应用于计算机网络和通信设备中。在网络通信的七层协议（OSI 模型）中，PHY 芯片负责实现最底层的物理层功能，主要承担数据的传输和接收任务。简单来说，它就像是一个懂得两种语言的翻译员，能够把设备（如计算机、路由器等）内部的数字数据转换成可以在物理线路（如网线或光纤）上传输的信号，反过来也可以将接收到的物理信号转换回设备能理解的数字数据。

PHY 芯片对传输的数字数据进行编码，转换成可在物理介质上传输的信号。例如，在以太网通信中，PHY 芯片将 MAC（Media Access Control，介质访问控制）层的数据编码为电信号，通过网线传输。以以太网为例，PHY 芯片会检测网线是否已正确连接，以及两端设备的网速（如 10Mbps、100Mbps、1000Mbps 等）是否匹配。如果发现链路状态发生变化，它会自动进行协商（Auto - Negotiation），调整自身的工作参数，以实现最佳的通信效果。自动协商过程是通过在链路上发送特定的协商信号来完成的，两端的 PHY 芯片通过交换这些信号，确定双方都支持的最高速率、双工模式（全双工或半双工）等参数。

1. PHY 需通过特定接口与 MAC（Media Access Control，介质访问控制层，通常

集成在 MCU/SoC 中）通信，不同接口的差异主要体现在信号线数量，时钟频率，速率支持上，常见类型有：

接口协议核心特点速率支持MII经典接口，信号线多（16 根：4 根发送 + 4 根接收 + 时钟 / 控制信号），时钟频率 25MHz（对应 100Mbps）、2.5MHz（对应 10Mbps10Mbps100MbpsRMIIMII的简化版，信号线减少至 8 根（2 根发送 + 2根接收 + 时钟 / 控制信号），时钟频率 50MHz（同时支持 10/100Mbps）10Mbps100Mbps

GMII

支持千兆速率的扩展接口，信号线 22 根（8 根发送 + 8 根接收 + 时钟 / 控制信号），时钟频率 125MHz（对应 1000Mbps）

10Mbps 100Mbps 1000Mbps

RGMII

GMII 的简化版，信号线减少至 12 根（4 根发送 + 4 根接收 + 时钟 / 控制信号），时钟频率 125MHz（千兆）/25MHz（百兆）

SGMII

串行化 GMII，仅需 2 根差分线（发送 + 接收），时钟内嵌在数据中，支持 “速率协商”（自动适配 10/100/1000Mbps）

支持 10G 速率的接口，分 “串行（XAUI）” 和 “并行” 版本，并行版信号线多（64 根），串行版用 4 对差分线

MDIO

并非 “数据传输接口”，而是 PHY 的管理接口（2 根线：MDIO 数据线 + MDC 时钟线），用于配置 PHY（如速率、双工模式）

无数据速率，仅用于管理

mido协议即SMI协议，SMI协议也是一种通信协议类似与I2C协议但是通信方式不一样，SMI包含两根信号线，一个MDC时钟线，一个MDIO双向传输的数据线，硬件设计是给I2C一致的，都需要在MDIO加上拉电阻。在多个PHY设备中可以由它来控制。