摩尔定律逐渐逼近极限,下一代晶体管的答案在哪?Intel GAA 2D FET

360影视 动漫周边 2025-09-09 21:36 3

摘要:ITRS(InternatIonal Technology Roadmap for Semiconductors)由全球主要半导体厂商、研究机构和学术界共同制定,最早起源于 1990 年代。目标是为半导体行业提供技术发展路线指引,预测未来 10~15 年内的关

ITRS(InternatIonal Technology Roadmap for Semiconductors)由全球主要半导体厂商、研究机构和学术界共同制定,最早起源于 1990 年代。目标是为半导体行业提供技术发展路线指引,预测未来 10~15 年内的关键工艺节点、器件架构、材料和制造挑战。它像是整个半导体产业的“规划蓝图”,帮助业界在研发和投资上保持一致方向。

在 2016 年,原 ITRS 停止更新,由 IRDS (International Roadmap for Devices and Systems) 接替,它延续了传统 ITRS的使命,但关注点更广,不仅涵盖晶体管和互连等前端、后端工艺,还强调新器件、新架构与系统层面的发展。

IRDS 2024的核心方向包括:以 GAA为代表的 CMOS 延续路线;以存算一体、异构集成、chiplet 为代表的系统架构演进;以及 光计算、量子计算、类脑器件 等 Beyond-CMOS 技术探索。同时,IRDS 2024 也突出可持续制造与低能耗,为未来 AI 和高性能计算提供全局性指导。

当摩尔定律逐渐逼近极限,下一代的晶体管的答案在哪里?在最新的 IRDS 2024 国际路线图中,行业共识很明确:未来 10 年,半导体发展的重心将落在 GAA晶体管以及CFET,其中二维半导体材料是沟道材料的重要支撑。

IRDS 路线图里,2029 年的重点之一是二维材料将作为特殊晶体管的补充方案,逐步进入实用舞台。

·Si → SiGe

通过应变工程提升载流子迁移率,用于高频射频与低功耗电路。

带来更快的开关速度、更低的功耗,同时还能保持与硅工艺的兼容性。

·SiGe → Ge

借助锗的高空穴迁移率,实现更均衡的 CMOS 与更优的短沟道性能。

与硅相比,空穴迁移率提升约 4 倍,能效更高、电压需求更低。

·Ge → 二维材料

最终走向 亚 3nm 尺度的极限缩放。

二维材料没有悬挂键,能在原子级厚度下依旧保持高迁移率,栅控更强,还能支持更高密度的三维堆叠。

在实现高性能 GAA 二维半导体晶体管的过程中,行业面临的三大核心瓶颈依然突出:大面积二维半导体薄膜生长、高质量栅介质,以及金属接触的高阻问题的难题。这三点直接决定了器件的性能上限,而其背后又强烈依赖于对界面洁净度的精准控制。在这方面,Intel 的方案值得关注,Intel 正试图为业界提供一条系统化的路径,以同时解决接触、介质与生长的三重挑战,为二维材料晶体管的大规模应用奠定工艺基础。

首先,在大面积二维半导体薄膜生长方面,Intel 对比了高温与低温 MOCVD 工艺下的器件性能差异,并在此基础上提出了系统优化方案:既优化 栅介质的沉积工艺,又改进金属接触设计,以全面提升二维材料晶体管的性能和可靠性。值得注意的是,目前二维半导体GAA晶体管和硅基性能仍然差距巨大,需要进一步优化和改善。

其次,在高质量栅介质方面,Intel提出了低温ALD生长工艺,结合优化的界面清洁方法,全面提升二维材料晶体管的性能。N型和P型GAA晶体管的性能都得到了很大的提升,Ion分别达到了>900 和 ~132 µA/µm的水平。

最后,在金属接触的高阻问题方面,Intel分析了不同生长方法(Evaporation, ALD, Sputter)的优劣势,通过CMP工艺提升了接触质量,优化了P型二维材料晶体管的性能。P型GAA晶体管的性能得到了很大的提升,Ion分别达到了613 µA/µm的水平。

未来GAA 2D FET的研究肯定是具有产业化规模的公司巨头为主。对于小型的研究机构比如高校以及研究所,可以以平面二维半导体晶体管为基础平台,探索单步工艺或者针对单个关键问题提出自己的解决方案,在有条件的前提下进一步拓展到GAA 2D FET的研究。通过系统性优化关键单步工艺与严格的界面洁净度控制,逐步突破制约性能的核心瓶颈,最终实现高性能的 GAA 二维半导体晶体管(planar → GAA)

具体而言,在 接触工程方面,在已有的基础上探索 Au 对 n 型 MoS₂、Ru 对 p 型 WSe₂ 的优选生长方法与条件优化;在 栅介质方面,发展低温 ALD HfO₂ 工艺或新型高κ 材料;在 材料生长方面,推进 MOCVD 实现大面积高质量二维半导体薄膜。同时,将 界面洁净度控制提升至与工艺优化同等重要的战略高度,建立标准化闭环流程——“清洗方案设计 → 界面表征 → 器件制备 → 性能测试 → 性能瓶颈分析 → 清洗方案改进”,从而实现工艺与界面的协同优化,确保器件性能的系统性提升。

来源:卡比獸papa

相关推荐