摘要：人工智能、5G/6G网络和高性能计算的快速发展推动了对更复杂半导体封装解决方案的需求。Chiplet设计和异构集成成为满足这些需求的关键方法,与传统的单片系统芯片(SoC)设计相比,提供了更高的性能、更低的成本和更大的灵活性。Chiplet架构的一个关键方面是
引言
人工智能、5G/6G网络和高性能计算的快速发展推动了对更复杂半导体封装解决方案的需求。Chiplet设计和异构集成成为满足这些需求的关键方法,与传统的单片系统芯片(SoC)设计相比,提供了更高的性能、更低的成本和更大的灵活性。Chiplet架构的一个关键方面是Chiplet之间的通信,这通常由各种桥接技术实现。本文将探讨Chiplet的概念、不同的桥接技术及其在先进封装解决方案中的应用[1]。
Chiplet和异构集成简介
Chiplet是可以在单个封装中组合以创建更复杂系统的小型专用裸片。这种方法允许对不同组件使用优化的制造工艺,并可在单个封装中混合各种技术。异构集成指的是用于将这些不同Chiplet组合成一个统一系统的封装技术。
图1说明了各种Chiplet设计和异构集成封装方法,包括芯片分区、芯片分割以及使用不同中介层技术的多系统集成。
该图展示了五种不同的Chiplet设计和异构集成方法:
芯片分区和异构集成芯片分割和异构集成使用薄膜层的多系统集成使用无TSV中介层的多系统集成使用TSV中介层的多系统集成每种方法在成本优化、制造良率、形状因子和性能方面都提供独特的优势。
Chiplet通信的桥接技术
为了实现Chiplet之间的高效通信,开发了各种桥接技术。这些桥接作为Chiplet之间的互连,促进高速数据传输和信号完整性。让我们探讨一些目前使用的主要桥接技术。
英特尔的嵌入式多裸片互连桥(EMIB)英特尔的EMIB技术是Chiplet通信的先驱桥接解决方案之一。EMIB涉及将小型硅桥嵌入到构建封装基板的腔体中。
图2展示了英特尔的嵌入式多裸片互连桥(EMIB)技术,说明了硅桥如何嵌入到封装基板中以连接Chiplet。
EMIB技术提供以下几个优势:
消除了对大型昂贵硅中介层的需求实现Chiplet之间的高密度互连允许混合搭配各种Chiplet技术英特尔已成功在Kaby Lake处理器和Agilex FPGA等产品中实施EMIB,展示了其多功能性和性能优势。
2. IBM的直接键合异构集成(DBHi)
IBM的DBHi技术代表了使用硅桥进行Chiplet互连的另一种方法。与EMIB不同,DBHi不需要将桥接嵌入基板内的腔体中。
图3说明了IBM的直接键合异构集成(DBHi)方法,展示了如何使用标准封装基板上的硅桥连接Chiplet。
DBHi的主要特点包括:
在Chiplet上使用C4凸点,在桥接上使用C2凸点与EMIB相比,封装基板设计更简单可能降低制造成本3. 台积电的带局部硅互连的晶圆级芯片堆叠(CoWoS-L)
台积电开发了CoWoS-L作为其CoWoS(晶圆级芯片堆叠)技术的演进。CoWoS-L用较小的局部硅互连(LSI)或嵌入环氧模塑料(EMC)中的桥接替代大型硅中介层,并配有重分布层(RDL)。
图4比较了台积电传统的使用TSV中介层的CoWoS技术(a)与使用嵌入EMC中的LSI桥接和扇出型RDL的新CoWoS-L方法(b)。
CoWoS-L提供以下几个优点:
由于硅桥尺寸较小,降低了制造成本与大型中介层相比,良率提高保持亚微米铜RDL的高性能互连4. 矽品精密的带TSV的扇出型嵌入式桥接(FO-EB-T)
与台积电的方法类似,矽品精密开发了FO-EB-T,用嵌入EMC中的硅桥和扇出型RDL替代传统的TSV中介层。
图5展示了矽品精密的FO-EB-T技术(b)与传统CoWoS(a)的比较,突出显示了用嵌入EMC中的桥接和扇出型RDL替代TSV中介层。
FO-EB-T技术提供:
改善了更大封装尺寸的可扩展性通过使用较小的硅桥降低成本将TSV集成到桥接中以增强连接性混合键合桥接技术
桥接技术中有前途的进展是使用混合键合来连接Chiplet和桥接。与传统的基于凸点的互连相比,这种方法提供更高的密度和性能。
图6说明了用于连接Chiplet和硅桥的混合键合概念,展示了与传统凸点互连相比,可能实现更高的密度和更好的性能。
混合键合桥接提供:
硅桥的制造工艺
硅桥的制造涉及几个关键步骤,包括创建硅通孔(TSV)和重分布层(RDL)。
TSV制造:
图7概述了用于硅桥的硅通孔(TSV)的制造过程。
TSV制造过程通常包括:
RDL制造:
1. 聚合物+铜电镀和蚀刻方法:
图8显示了使用聚合物和铜电镀/蚀刻技术的RDL制造过程。
这种方法包括:
旋涂聚合物介电材料(如聚酰亚胺或BCB)光刻和蚀刻以创建通孔开口铜溅射和电镀蚀刻以定义最终RDL图案2. SiO2+铜damascene和CMP方法:
图9说明了使用SiO2介电材料和铜damascene技术的RDL制造过程。
这种方法包括:
PECVD沉积SiO2光刻和蚀刻以创建沟槽和通孔阻挡层和种子层沉积铜电镀CMP去除多余铜并平坦化表面使用桥接技术的先进封装示例
几种高性能产品已成功实施各种桥接技术:
1. AMD的Instinct MI250X计算加速器:
图10显示了AMD的Instinct MI250X计算加速器,它使用硅桥将GPU和HBM存储器连接在标准构建封装基板上。
2. 苹果的UltraFusion:
图11说明了苹果的UltraFusion技术,该技术使用硅桥在标准构建封装基板上互连两个M1 Max芯片。
3. NVIDIA的H100 GPU:
图12描绘了NVIDIA的H100 GPU,它利用大型TSV中介层将GPU裸片与HBM存储器堆叠连接。
这些例子展示了桥接技术在实现高性能计算解决方案方面的多功能性和可扩展性。
通用Chiplet互连快车(UCIe)联盟
为了促进基于Chiplet设计的互操作性和标准化,成立了通用Chiplet互连快车(UCIe)联盟。该行业组织旨在在封装级别建立通用互连标准。
图13显示了UCIe联盟支持的各种封装方法,包括标准封装和使用不同桥接技术的先进封装。
UCIe联盟的努力将有助于促进:
可互操作的多供应商生态系统标准化的裸片间互连改善基于Chiplet设计的灵活性结论
桥接技术在实现异构集成封装中Chiplet之间的高效通信方面发挥着关键作用。从英特尔的EMIB到台积电的CoWoS-L以及新兴的混合键合方法,这些技术不断发展以满足下一代计算系统的需求。随着业界向更模块化和灵活的芯片设计发展,像UCIe这样的标准化努力变得越来越重要。通过利用这些先进的桥接技术并遵守新兴标准,半导体公司可以创造更强大、更高效和更具成本效益的系统,推动下一波技术创新浪潮。
参考文献
[1]J. H. Lau, "Chiplet Communications (Bridges)," in Flip Chip, Hybrid Bonding, Fan-In, and Fan-Out Technology. Singapore: Springer Nature Singapore Pte Ltd., 2024, ch. 5, pp. 427-462.
来源：卡比獸papa
