GB20438.7 技术和措施概述专用集成电路设计技术和措施概述

摘要：注:GB/T 20438.2-2017引用了这个附录所包含的技术和措施概述。本附录既不能被认为是完整的也不能认为是详尽的。

附录E (资料性附录) 专用集成电路(ASIC)设计技术和措施概述

注:GB/T 20438.2-2017引用了这个附录所包含的技术和措施概述。本附录既不能被认为是完整的也不能认为是详尽的。

E.1 用(V)HDL对设计描述

目的:硬件描述语言的概要性的功能描述，例如:VHDL或Verilog。

描述:硬件描述语言的高度抽象级别的功能描述,如VHDL或Verilog。所用的硬件描述语言应该允许面向功能和/或面向应用的描述,并且应该是从后期实施细节中抽象出来的，应通过硬件描述语言的运算符和赋值来实现数据流.分支,算术和/或逻辑运算,而不需要手动将其转换为所使用库的逻辑门。

注:为便于简化，“硬件描述语言的高度抽象级别的功能描述”在文档的其余部分用(V)HDL

参考文献:

IEEE VHDL,Verilog + Standard VHDL. Design guide

E.2 原理图输入

目的:使用供应商库提供的门和/或宏来绘图的电路图的功能描述。

描述:通过原理图输入的电路功能的捐述。要实现的功能应该通过实例化(导入)基本的逻辑电路元素，如与、或、非,结合由复杂算术和逻辑功能组合成的宏。然后互连。复杂的电路应依据功能进行分区,可以分布在不同的图纸上，并分层互连。互连的信号应该是唯一定义的,在整个层次有明确的信号名称，只要适用,应尽量避免使用全局信号(标签Lables)。