摘要：尽管如此，一些最大的技术和业务相关障碍正在得到解决。尽管基于小芯片的设计目前仍超出许多公司的经济承受能力，但这种情况正在开始改变。新兴生态系统的早期迹象已经显现。

本文由半导体产业纵横（ID：ICVIEWS）编译自semiengineering

任何技术进步在走向主流之前，都需要一个生态系统，Chiplet 是第一步。

小芯片的采用是不可避免的，但大规模迁移到这种设计方法的具体时间尚未确定。

尽管如此，一些最大的技术和业务相关障碍正在得到解决。尽管基于小芯片的设计目前仍超出许多公司的经济承受能力，但这种情况正在开始改变。新兴生态系统的早期迹象已经显现。

不久前，芯片行业还认为，只有别无选择的公司才会使用Chiplet。这种方法行不通的原因有很多，包括成本、性能以及额外的设计复杂性。整合和集成到单片芯片上的趋势似乎是通往未来的道路。

事实证明，这是一个错误的假设。与chiplet 相关的问题一个接一个地被解决，或者被证明被夸大了。越来越多的人正在阐明为什么越来越多的公司应该考虑拆分。

NHanced 总裁 Robert Patti 表示：“硅和玻璃中介层中的金属层电容更低，信号完整性也更好。中介层上的铜线更粗，信号传播效果比芯片更好。如果我将 SoC 切割成 20 个 chiplet，然后重新组装到中介层上，性能不会大幅提升，但会比 SoC 本身的性能更好。

这样一来，芯片间的通信速度会更快，信号损耗也会更低，使用的中继器也会比以前更少。2.5D chiplet 是必要的垫脚石。从 2.5D 到 3D 的过渡非常短，因为现在开始筛选逻辑协议问题了。物理接口到 3D 的过渡非常艰难。一旦双方就 2.5D 物理接口的标准化达成一致，那么从 2.5D 到 3D 就变得非常简单了。”

随着越来越多的公司采用这种方法，它也会随着时间的推移变得更加容易，并且好处也会变得更加明显。

软IP的最大优势之一是，公司不再需要成为所有领域的专家。“如果我要做SoC，我会派人去做模拟设计，”Cadence SSG产品营销总监Mayank Bhatnagar说道。他们可能很优秀，但当我的SoC完成后，他们就转而去做其他项目，做其他事情。他们最终无法成为某一特定设计的专家，因为他们一直在做不同的事情。现在，想象一下，如果有一家专注于特定设计的公司，或者一家规模较小的公司。他们会非常擅长反复做同一个设计，使用不同的工艺节点或不同的速度等级。质量会更好，这并非因为实现了完全相同的IP，而是因为IP本身由同一群人反复优化。IP的优化是由一支专业的团队完成的，他们知道自己拥有巨大的市场，因此可以投资聘请最优秀的人才来做这件事。他们拥有巨大市场的原因是，他们利用这个拥有标准接口的市场，因此他们知道可以瞄准其IP的大多数用户。

正如任何技术进步一样，事物的发展有多种方式。“当我们谈论芯片和复用时，通常的概念是，它们是强化的实体，”新思科技工程副总裁Abhijeet Chakraborty 表示。它们已经完全布局布线完毕。你有一个GDS，就搞定了。你只需要把它插上去，连接好所有东西，就可以开始使用了。我们将拭目以待这个行业的发展，但肯定还有另一种可能性，因为这种用途将会更加有限。参数化的需求永远存在。你不能直接拿一个完全烘焙好的芯片——即使你使用的是标准接口——就直接插上去，因为你需要进行一些调整。参数化很重要。你可能会找到软芯片，它可以由芯片供应商进行硬化处理。芯片供应商会提供软芯片。它会考虑你的更改，然后按几个按钮，嗖，它就完成了整个过程。一个硬化的芯片就出来了。这比把所有负担都放在最终用户身上要容易得多，所以芯片供应商仍然可以承担这项责任。

90 年代软 IP 的引入并非易事。推广之路艰难，而且缺乏标准。许多人怀疑它的成功，因为它会造成效率低下。

Ansys产品营销总监Marc Swinnen 表示：“我认为，从原则上讲，Chiplet 的采用没有理由不能复制我们 IP 向 SoC 的演进。” “虽然需要创建机械和热模型，而且更加复杂，但我认为我们能够解决这个问题。这只是一个完成工作、就标准达成一致并进行尝试的问题。回顾 IP 市场的早期，IP 的最初实例是内部库。当时的公司使用自己的 IP，并有自己的内部标准。所有这些都是专有的。商业 IP 需要一段时间才能流行起来，人们也需要一段时间才能信任来自外部的模块。Chiplet 也将经历同样的情况。”

chiplet 行业仍处于早期阶段。“我开始看到一些客户正在开发自己的 chiplet 套件，”

Nhanced 的 Patti 说道。“这些套件与其他任何套件都不兼容。这种使用情况将会持续增长，因为各大公司已经意识到将自己的 ASIC 芯片集成到 chiplet 中的价值。这让他们拥有更大的优势。在 HPC、计算复合体、加速器，甚至与之相关的内存子系统方面，人们都在沿着这条路走下去。虽然有一部分人非常专注于利用 UCIe，但由于所需的开销，以及必须在一个相当小的节点上才能真正有效地利用 UCIe，因此它将是一个利基市场，而不是一个广阔的市场。”

随着时间的推移，标准化将逐渐显现。“我们将看到一种趋势，即更加标准的定制设计，你可以为顶层的任何部分预先定义好封装，”Marvell 技术副总裁兼定制解决方案首席技术官 Mark Kuemerle 表示。“底层芯片是最难的。顶层芯片很容易，因为它只需要消耗电力，并且需要管道来发送数据。底层芯片才是所有乐趣所在，因为你必须对其进行调整。你可以设想，对于某种类型的器件，你有一个标准化的封装，然后将其作为模板应用到底层芯片设计和底层芯片设计中，这样你就可以基于它进行设计。”

当然，事情远没有那么简单。“它比我们这些年来熟知和喜爱的软IP要复杂得多，”Synopsys的Chakraborty说道。“你谈论的是chiplet本身的复杂性，也涉及测试标准、接口、可靠性和安全性——所有这些因素都必须发挥作用。它必须采用不同的技术规则和参数进行设计，每种规则和参数都有不同的要求和挑战。电力输送非常重要，也是一个关键问题，chiplet必须解决这个问题，包括如何让它们更好地从系统接收电力。我们讨论的是TSV和凸块电源，它们可以满足电力需求。所有这些都必须得到处理。它们必须结合在一起。”

还有其他挑战。Cadence 的 Bhatnagar 表示：“肯定有这种需求。有需求，但没有供应。有些公司开始开发小芯片并将其作为商品出售，但这还处于非常初始的阶段。最大的障碍是所需的投资。创建任何小芯片都需要很长时间，花费相当多的钱，而且您希望对自己能够瞄准的市场空间感到满意。鉴于标准在不断发展，无论特定小芯片有多好，都不清楚其市场有多大。如果你无法占领任何市场，如果没有人可以使用你的小芯片，那么开发它就没有价值。”

有些组织可以帮助推动这一进程。“随着开放计算项目的 Chiplet 市场等计划的实施，Chiplet 生态系统正在不断发展，”Rapidus 设计解决方案的现场首席技术官 Rozalia Beica 表示。“这为设计人员和制造商提供了集中式资源，从而支持采用基于 Chiplet 的设计。”

尽管如此，要想占据一席之地，需要能够接受chiplet，并且能从中获得明确的收益。西门子EDA 中央工程解决方案总监 Pratyush Kamal 表示：“目前市场上有一些公司提供 chiplet。他们面临着大型垂直行业的竞争，要想取得成功，就需要带领行业走向开放的 chiplet 经济。设计 SoC的垂直行业公司目前有五个不同的组织来构建这些核心。如果可以消除对其中一个组织的需求，他们可以节省20% 的非经常性费用——即设计和流片芯片的费用。你可以从你的节奏中消除这笔费用。从这个意义上说，这是一个巨大的机会。”

例如，Arm 已开始提供预集成的强化 IP 模块，以加速 Chiplet 的采用。Arm 汽车业务高级总监 Christopher Rumpf 表示：“验证成本正在迅速膨胀。解决这个问题的方法是使用计算子系统。工作负载和软件是差异化的关键。因此，我们将继续销售IP 产品，但现在我们将使用标准化计算平台 CSS（Neoverse 计算子系统）将它们组装成更大的子系统。这降低了移植和验证成本，也是 Chiplet 时代的先驱。”

有些芯片比其他芯片更有意义。“我们将逐渐实现集聚，”帕蒂说。“构建垂直芯片的人们会想要相互交流，他们会想要 FPGA 芯片。我预计我们将开始看到各种尺寸的 FPGA 芯片。我们真正需要的是相对较小的 FPGA 器件，用来连接来自 30 家不同公司、各自进行协议发明的非协同设计芯片。”

DRAM 已开始展现出所需的生态系统，尤其是在高带宽内存 (HBM) 方面。“生态系统、易复用性和标准化问题必须得到解决，”Chakraborty 说。“这会产生成本，也存在组装方面的挑战。目前，他们有很多疑问。他们不清楚该怎么做，也不清楚它的可靠性如何。例如，如果采用堆叠芯片，他们担心散热问题。如果我有其他可行的方案，是否值得冒所有这些风险？一旦行业能够助力铺平这条道路——使其风险大大降低，用户能够提前了解风险和挑战，并做出明智的决定——那么我们认为，除了 HPC AI 客户之外，更多的人将会采用它。这是不可避免的。”

当性能成为最终目标时，Chiplet 的采用会变得更加困难——尤其是在涉及 3D 集成的情况下。“我们从未成功重复使用过 Chiplet，因为它们之间联系太紧密了，”Marvell 的 Kuemerle 说道。我们必须同步设计多个芯片，才能确保所有部件都能匹配。如何将电源传输到顶部芯片？电源必须经过底部芯片，而具体细节非常独特——不仅每个芯片都如此，甚至特定芯片上的不同地形也各不相同。如果我知道上方有一个热点需要消耗大量电流，我必须确保有足够的“梯子”让电流到达那里，而这会打乱底部芯片的整个布局。我必须解决这个问题，因此，我们在 2.5D 工艺中遇到的所有挑战，这些挑战促使我们制造这些定制的、精确匹配的芯片，如果我们转向 3D 集成，这些挑战现在将加倍。我不仅需要考虑它们如何沿着边缘连接在一起，还必须考虑它们如何在这两个维度上连接在一起。

虽然标准正在制定中，但很少有人遵守。“由于没有统一的规范，整个市场存在问题，”帕蒂说。“我很喜欢广义上的‘束线’（Bunch of Wires），但它会是一套混合的标准，用来把各种东西粘合在一起。我们将继续使用胶合逻辑来组装芯片。事实上的标准在市场上出现还需要很长时间。我们目前有点停滞不前，但真正需要做这件事的人将推动它的发展。至于3D，情况就更加复杂了，因为3D除了物理协议之外，还涉及物理层面。如果你现在在3D领域做事，他们会定制设计堆栈中的接口。在很多情况下，它是逻辑上的内存，也是定制逻辑上的定制内存。它的粒度非常细，看起来不像任何人的标准——也永远不会像任何人的标准。”

要想成功，公司和产品必须完美结合。“有些系统是基于性能参数的，它们会不断地更新迭代，或者从一个架构过渡到另一个架构，”Chakraborty 说道。“实现这些目标的唯一方法是从完整的系统视角重新设计所有内容。但很多应用并不需要这样做。你可以利用重用，因为这不仅可以降低成本，还能更快、更可预测地实现最终成果，也就是完整的解决方案。对于那些适合模块化和重用的应用来说，问题又回到了‘需要什么才能实现这个生态系统？’”

随着每个应用的出现，我们会学到更多，行业也会不断进步。“定制HBM是我能想到的最接近可复用3D设计点的方法，”Kuemerle说道。“这是一个非常孤立且众所周知的问题。如果我们添加钩子来与顶部的3D DRAM芯片堆栈通信，我们就可以将其视为一个IP块。我们还有其他与DRAM堆栈相关的内容，例如电源传输，我们必须在基础芯片中进行规划。但当我们着眼于此时，我们可以定义与顶部堆栈或任何位于顶部的内容通信所需的所有内容，然后我们可以围绕它进行工作，并利用该空间做任何我们想做的事情。”

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。

想要获取半导体产业的前沿洞见、技术速递、趋势解析，关注我们！

来源：半导体产业纵横一点号