摘要：电子设计自动化（EDA）供应商正致力于探索新方法，以提升设计和验证工程师的工作效率。这些工程师正努力跟上芯片复杂度呈指数级增长的步伐，同时还要应对紧迫的上市时间窗口以及有限的工程人才储备问题。

电子设计自动化（EDA）供应商正致力于探索新方法，以提升设计和验证工程师的工作效率。这些工程师正努力跟上芯片复杂度呈指数级增长的步伐，同时还要应对紧迫的上市时间窗口以及有限的工程人才储备问题。

过去，取得进展的方式往往很直接，比如改进算法，或者在线性流程中实现计算的并行化。但对于最新一代的前沿芯片而言，情况已发生了很大变化。多芯片裸片集成要求在设计流程的早期阶段就进行多物理场分析，而且设计中某一部分的改动可能会对片上系统（SoC）或封装的其他部分，甚至是在实际应用场景中产生深远影响。如今的挑战在于，要以一种系统的方式跟上大量相互竞争的设计元素的发展节奏，这就需要对现有工具和方法进行一系列改进，纳入创新的新技术，而且在很多情况下还需要采用不同的问题解决方式。

西门子EDA定制集成电路部门副总裁兼总经理阿米特·古普塔（Amit Gupta）指出：“我们有机会提高工具的使用效率以及设计工程师的工作效率。我们需要提高运行时间、覆盖率，或者实际EDA核心工具的运行速度。然后，我们还需要提高设计工程师自身的工作效率，尤其是初级设计工程师。行业需要越来越多的工程师，我们也需要让这些工程师快速成长起来。”

从将更多任务提前到设计流程的早期阶段开始，对工具的改进一直是一项持续进行的工作。但这还远远不够。

古普塔说：“一种方法是改进核心技术本身。SPICE模拟器以及对核心求解器技术的改进是我们实现这一目标的一个维度。另一个维度是工具运行所依赖的硬件，比如图形处理器（GPU）加速。与传统的中央处理器（CPU）相比，使用GPU来加速运行时间和实现并行化有哪些机会？在哪些方面可行？我们还看到很多客户在考虑采用Arm架构来提高运行时间，并有可能降低成本。第三个领域是人工智能（AI）。我们如何不仅应用传统的机器学习技术，还应用强化学习技术、生成式人工智能以及基于智能体的人工智能？在这个领域有很多创新正在进行，以提高工具的使用效率，将人工智能融入工具底层，从而提高运行时间、覆盖率和用户体验。现在，初级设计工程师能否使用生成式人工智能，就像他们可以用类似ChatGPT的方式说‘这是我要尝试完成的任务’？大语言模型能够给出答案，比如‘这是更快速获得结果的方法。这是你设置它的方式’。然后还有智能体。我们能否拥有可以通过自然语言界面自动运行工具的智能体呢？”

与人工智能相关的改进

人工智能带来了一整套全新的选择，但它也存在一个学习曲线。Axiomise公司首席执行官阿希什·达尔巴里（Ashish Darbari）表示：“在理解方面肯定有了提升，而且在某些情况下，部署一些人工智能算法来加快自动化应用程序的工作速度。在某些情况下，EDA已经有一段时间采用自动化应用程序了，比如在底层使用形式验证进行连接性检查。但是对于人工智能/机器学习芯片，连接性检查的规模和性能一直在不断提升。就形式验证工具而言，该行业的顶级供应商正在投入大量资金来缩短编译和精化时间，加快可满足性（SAT）求解器的速度，并研究可扩展性问题。他们还在投资构建人工智能智能体，以便在验证过程中实时指导验证工程师，有点像副驾驶。”

对于EDA来说，其中很多都是新事物。ChipAgents公司首席执行官威廉·王（William Wang）表示：“我们已经从手动绘制原理图，发展到手工编写寄存器传输级（RTL）代码，再到更抽象的方法，比如高级综合（HLS）和使用通用验证方法学（UVM）进行结构化验证。每一步都通过提高抽象层次或在设计和验证流程的特定阶段提高自动化程度，实现了生产效率的提升。”

但EDA正接近传统抽象和脚本所能达到的极限。威廉·王说：“高级综合和通用验证方法学在某些领域有助于减少工作量，但它们仍然需要深厚的工具专业知识、较长的学习周期以及耗费大量人力的调试周期。随着芯片规模发展到包含数十亿甚至数万亿个逻辑门的设计，仅靠这些方法已无法跟上日益增长的复杂性，尤其是当架构变得更加异构，设计周期缩短时。我们创建了一个专为芯片设计和验证打造的人工智能智能体系统。该技术并非强制用户遵循固定的抽象方法或设计流程，而是直接集成到设计流程中——理解设计意图、解析复杂的规范、生成并验证寄存器传输级代码、提出微架构方案、合成断言，甚至解释波形异常。”

这为新工具和新方法创造了机会。例如，人工智能智能体可以叠加在现有的EDA工具之上。威廉·王说：“它不是取代现有的工具链，而是可以通过智能体进行增强，这些智能体可以根据规范生成寄存器传输级代码和测试平台，解释波形输出，调试追溯，并根据内部代码库和命名约定调整提示。这可以大幅缩短设计和设计验证（DV）工程师的迭代时间和手动工作量。所以，就像利用最新的处理器实现模拟的并行化一样，我们也使用现代硬件来加速人工智能智能体。”

这并不会取代传统的EDA算法。但它可以帮助简化工作流程，尤其是当多个智能体能够相互协调并感知上下文时。

威廉·王说：“我们已经看到，通过尽早识别约束和覆盖率瓶颈，这减少了在通用验证方法学测试环境中的手动迭代。团队不再采用传统的瀑布式流程，而是采用基于智能体的人工智能工作流程来减少迭代。例如，他们可能从一个微架构计划开始，同时演进设计和验证资产，使用这项技术在实现过程中以自然语言维护设计意图。它还可以通过对话式查询设计历史，帮助新团队成员快速上手。在我们早期的部署中，我们观察到在验证和调试工作流程中生产效率提高了10倍，同时在新成员入职效率和开发人员满意度方面也有了显著提升。”

非人工智能方面的改进

然而，人工智能并不是唯一的改进来源。整个工具链都在进行变革，以跟上不断增加的复杂性和持续的人才短缺问题。

Axiomise公司的达尔巴里表示：“我们构建了一个与EDA供应商无关的应用程序，用于验证RISC-V处理器端到端架构的正确性。整个解决方案不需要任何模拟向量或测试。相反，它使用形式证明来确定所有指令的正确性，无论这些指令何时发出、发出多少次，或者其他指令的交织情况如何。这种非常强大的方法已被用于在开源领域中先前已验证的处理器中发现大量的错误。”

对硅芯片设计进行面积分析以节省功耗是另一个推动生产效率提升的领域。达尔巴里说：“最近，一个名为Footprint的应用程序被部署到开源领域的80多个设计中，包括几个RISC-V处理器、图形处理器和片上网络（NoC），用于在不需要任何测试平台的情况下计算整个硅芯片上的组件利用率。在某些情况下，结果令人吃惊。发现了很多这样的情况，像寄存器、阵列、先进先出队列（FIFO）和计数器等设计组件没有得到充分利用（即部分冗余或完全冗余），但却在消耗功率。这些问题通过其他任何方式都无法发现。”

加速一切

这里的一个挑战是，线性流程对于复杂设计来说不再适用，因为它耗时太长。这就是“左移”理念的核心，而且行业一直在努力推动更广泛地同时开发设计的更多部分。问题在于，设计变得越来越多面化且相互关联，各个组件之间的依赖关系和交互数量变得如此复杂，以至于梳理所有不同的部分并保持开发过程顺利进行变得更加困难。工具、知识产权（IP）、方法学和流程都在飞速发展，而跟踪所有这些方面对首次流片成功产生了影响。

新思科技（Synopsys）产品管理执行董事曼米特·瓦利亚（Manmeet Walia）表示：“我们的业务以前主要受摩尔定律的支配，这意味着每18个月就会有新的工艺制程出现，我们会将我们的知识产权升级到下一个工艺制程。现在，它受人工智能工作负载的支配，以至于终端应用正在驱动标准和工艺节点的发展。实际上，一些开发人员甚至不再关心工艺节点。他们需要在计算能力和输入输出（I/O）带宽方面得到满足，而我们必须实现这一点。”

在前沿领域开发的芯片仍然在使用基于新制程节点开发的芯片裸片，但这些芯片裸片也越来越多地与其他使用旧工艺技术开发的芯片裸片和存储器封装在一起。

瓦利亚说：“2纳米工艺现在正朝着埃米级节点发展，虽然计算带宽随着工艺制程不断提升，但I/O带宽却没有。这意味着我们需要在串行器/解串器（SerDes）技术、通用芯片互连（UCIe）技术、存储器接口、双倍数据速率（DDR）技术、高带宽存储器（HBM）等方面进行大规模创新，以提供足够的I/O带宽来跟上计算能力的发展。对于I/O带宽，我们需要以前所未有的速度进行创新。即使是在标准方面，其规范制定周期比芯片开发周期长得多，但这些规范也在越来越快地更新到下一版本，而且很多市场参与者很多时候甚至不在乎规范。许多超大规模数据中心运营商想要超越规范的要求。此外，我们看到了技术上的巨大转变，不仅有2.5D和3D集成电路技术，还有像现在在埃米级节点中引入的背面供电技术。所有这些都对我们如何开发信号知识产权产生了影响，因为这些都是I/O技术。我们与四家不同的晶圆代工厂合作，而我们的客户现在的需求变得非常复杂——需要更全面的解决方案。这不再只是一个物理层（PHY）和一个控制器。甚至也不是一个完整的解决方案。这是一个非常全面的解决方案，很可能被封装成一个子系统，并带有详尽的封装指南，以及将其集成到片上系统的确切方案。”

所有这些都给EDA和知识产权供应商带来了更大的压力，要求他们以更快的速度进行创新。

瓦利亚说：“我们不能靠投入更多人力来完成更多工作。我们必须寻找正在兴起的现代基础设施来提高我们的生产效率，这是另一个重大的范式转变。我们必须寻找创新的方法，而当我们进行创新时，我们必须在我们的工具中采用人工智能。超大规模数据中心运营商希望领先一代（OGA），所以第一次就把事情做对绝对至关重要，因为规范制定周期非常短。如果我们第一次做不对，那么我们就会错过市场机会窗口。”

EDA生产效率的发展方向

以线性方式逐步推进可以有时间评估可能的相互作用和行为，并解决任何问题。但没有人有时间这样做，所以需要同时做更多的事情，而要在不忽略潜在问题的情况下使所有事情保持同步是极其困难的。

ChipAgents公司的威廉·王表示：“EDA生产效率的未来不仅仅在于更高级别的语言或新的验证框架。而是人工智能智能体与工程师并肩工作，利用特定领域的智能为他们提供指导、增强和加速工作。这不仅仅是将琐碎的工作自动化。它帮助工程师思考问题，呈现相关的上下文，并更快、更自信地做出架构权衡。为了在万亿门级别的芯片设计中实现真正的可扩展性，EDA行业需要超越脚本和模板。它需要智能系统，能够自动集成来自代码库、过往设计和不断演变的规范的上下文信息，并且能够实时对架构、设计和调试做出有意义的贡献。”

目标是以一种工程师更容易接受的方式更快地获得更准确的结果。西门子的古普塔说：“这不仅仅是提高速度。速度提升对于消费级人工智能来说是好事。但当你进行EDA领域的人工智能应用时，它必须是可验证的。这意味着要能够验证算法是否产生了正确的结果。这不仅仅是黑盒式的可用性。它必须能够直接使用，而且我们不希望设计工程师必须成为人工智能专家。人工智能技术还应该具有广泛的适用性并且稳健可靠。它必须在用户正在部署的本地和云基础设施的异构环境中都能正常工作，并且必须具有极高的准确性。你不希望人工智能的结果出现错误或不合理的情况。”

结论

在紧迫的市场时间窗口内，面对更多的排列组合和依赖关系，以及规模固定甚至缩小的设计团队，这给设计工程团队带来了一些严峻的挑战。帮助正在到来，但要跟上所有这些变化，需要采用多种方法，而不仅仅是一种改进措施。这还需要对过去的做事方式进行反思，以及思考未来应该如何去做。所有这些都需要融入工程师的培训中，这样年轻的工程师从一开始就能更高效地工作。

古普塔说：“如果我们能够利用类似ChatGPT的功能，真正提升初级设计工程师的能力，使他们能够更高效地完成与专业知识相关的任务，那会怎样呢？所以，不用去阅读手册，而是能够用自然语言提问并得到答案。这是提高设计生产效率的一个应用场景。比如说，我想设置我的测试平台，我想设置我的测量参数，我想以一种更高效、恰到好处的方式配置我的运行，而不必去请教资深工程师，那会怎样呢？如果我能够拥有一种生成式人工智能功能，能够给我提供这些信息，那又会怎样呢？”

芯片设计过程的各个方面都将迎来重大变革，整个行业都将关注这些变革的效果如何。

原文：

来源：EETOP半导体社区