RISC-V逆袭:开源架构终结英特尔ARM统治时代

360影视 动漫周边 2025-03-09 06:25 1

摘要:有人说科技无芯片万古如长夜。在当今电子时代,随着晶体管尺寸逼近物理极限,摩尔定律的延续也面临着挑战。CPU身为舞台上的主角,从来都是世界的焦点。我们不会陌生"无心可用"的焦虑,在这样的观点铺天盖地的时期,也让人们对芯片制造难度有了基础的感知——非常难。但近年来

有人说科技无芯片万古如长夜。在当今电子时代,随着晶体管尺寸逼近物理极限,摩尔定律的延续也面临着挑战。CPU身为舞台上的主角,从来都是世界的焦点。我们不会陌生"无心可用"的焦虑,在这样的观点铺天盖地的时期,也让人们对芯片制造难度有了基础的感知——非常难。但近年来,我们似乎从新闻标题中接收到了越来越多积极的情绪,情绪的主角大多来自于RISC-V。什么是RISC-V这样的新面孔?又凭什么在短短几年内与曾经的架构巨头三分天下?从硬核知识出发,走过RISC-V的发家史,我们一起边缘突围。

要谈RISC-V"三分天下",就要从何为"天下"谈起。作为计算机运算与控制的大脑,在CPU的世界里,指令是它进行操作的最小单元。好比人类天生就拥有的记忆、语言等基本功能就是指令。当我们进行自我介绍时,会把这些能力进行组合,大大方方地把会的东西展示出来:"我会唱歌、会跳舞、会唱rap,还会打篮球。"CPU也是同样的道理,诸如算术运算、逻辑运算都属于指令。指令集,就是这些操作组成的集合,也就是CPU拥有的本领。当这些本领整合在一起形成一个清单后,就有了一个专业的名词描述——指令集架构(ISA)

然而长期以来,在CPU指令集架构领域,英特尔公司的x86架构和源自Acorn Computer公司的ARM架构几乎占领了整个市场,形成了一道难以逾越的壁垒。而它们之所以能称霸,无外乎指令集架构的技术实在太重要了,也太精密了。

从教科书式的定义来看,指令集架构主要包含以下几个方面:

指令集本身寄存器集存储模型数据类型中断和异常处理外部I/O

虽然现代芯片设计中常常会出现"软硬件协同设计",或先有参考原型再反推细化ISA的情况,但从大多数主流的处理器设计来看,指令集架构依然是硬件芯片设计的关键起点。可以理解为它是处理器底层硬件与上层软件之间的"标准"或"协议":软件层面只要按照它的规定进行编译生成指令序列,硬件层面就保证能够正确执行这些指令。

比如在乐队演奏中,乐谱规定了音符、节奏、强弱等元素,指挥则基于乐谱来指挥整个乐队。在这里,乐谱就等于指令集,乐队指挥就等于软件,而乐手们就等于处理器各个功能单元的硬件。可以想象一下,如果没有乐谱统一规范指挥,就无法让乐手按照正确的节拍方法去演奏,而乐手也不知道该演奏什么音符,最终导致的局面就是乱弹一气。

在确立了要支持的指令集架构(ISA)之后,一些复杂的指令或特性就需要通过处理器具体硬件的实现方式(微架构)进行优化来提升性能。硬件工程师也会围绕该ISA内的微架构和实现方案,通过电路设计来满足所定义的功能和性能目标。

所以想要产出一个好的指令集架构,在软件和硬件都要进行大量的投入。比如针对编译器、操作系统、调试器等工具链进行长期的优化和支持;还需要在性能方面设计高效的微架构,去实现功耗的控制和并行的支持;也要将指令集进行大量的仿真、FPGA测试、流片等。这番操作下来到真正落地的时候,成本极其高昂。

回望个人计算机的早期发展,那可谓是百花齐放、百家争鸣。其中围绕着英特尔与摩托罗拉两大微处理器玩家之间的角逐尤为精彩。随着IBM在他们的个人计算机产品IBM PC上选择了x86架构的英特尔8088处理器之后,各类兼容机厂商开始崛起,这也在无形中助推了x86架构在PC市场中逐渐占据优势。

1979年,摩托罗拉半导体部门推出新的微处理器产品——摩托罗拉68K。"68K"的意思是这款芯片内部约有6万8000个晶体管。虽然数量听上去很多,但是其中1/3的晶体管都被设计用在了存储固件及代码上。这段代码的作用是克服处理器架构的一些缺点,将复杂的机器指令拆分成简单的微操作,再通过处理器内部各功能单元的操控来实现最终的指令执行,所以这段代码也称为微码

但只要是代码这东西吧,它难免就会有bug,微码当然也不例外。但要修复和调试微码的bug,可要比普通的代码费事得多。

与此同时,加州大学伯克利分校的教授大卫·帕特森被派去帮助DEC公司位于西海岸的团队改进VAX小型计算机中的微码设计。工作过程中,编码工程的复杂性让帕特森大为震惊:"干嘛呢,你这玩意儿设计站不住脚!"他发现其中常用指令只占到了20%,其他80%的指令很少被使用。他心想:"咋地,你这还给我搞个二八定律?"而且好多指令执行速度太慢了。他实在受不了微码的设计了,为此还专门针对这个问题发表了改进微码的论文。

某晚她在结束了忙碌的一天后,脱鞋上床睡觉。辗转反侧的他脑子里还想着可爱的微码,于是在一阵仔细的从头思索过后,他认为微码的复杂性问题很难解决——主要问题在于微码这种设计再去精简改善它这个操作,它本身就很脑瘫。帕特森觉得指令集实在是太复杂了,于是为了让处理器执行得更快更高效,才开始对指令集进行瘦身。

1980年,帕特森和他的学生大卫·迪兹尔完成了一篇名为《精简指令集计算机概述》的论文,文中提出了精简指令集计算机(RISC)的概念。说白了就是取其精华去其糟粕,将一些特殊的不常用的指令直接撇掉,比较复杂的指令则通过多条简单常用的指令组合来实现。由于总体指令集的数目比较少,就称为精简指令集,而不遵循精简指令集原则的其他指令集计算机则被称为复杂指令集计算机(CISC)

此时的赛道上,CISC与RISC的概念被正式提出,成为两种指令集架构处理器的指令集设计方向,分别开始向着CISC和RISC这两个方向发展。

设计理念:CISC的核心思想是采用复杂的多时钟周期指令,而RISC的核心思想是加快处理器速度,大多在一个时钟周期内运行一个指令。指令集:CISC的指令数量多,单条指令就能执行复杂操作,代码更紧凑;而RISC的指令数量少,每条指令只能执行一个基本操作,代码相对较长,需要多条精简指令配合来完成相同的任务。指令长度:CISC的指令长度是不固定的,一般在1-15字节,主要依赖微码翻译执行复杂指令;而RISC指令是固定长度(一般是4字节),大多数直接由硬件执行,电路设计简单。寻址模式:CISC支持多种寻址模式,而RISC的指令寻址方式通常只有3-5种。功耗:CISC牵扯到复杂的解码和执行过程,功耗较高;而RISC依靠少量的指令和流水线化,功耗较低——这也是嵌入式移动端设备都倾向于选择RISC的一方面原因。

根据经典指令集RISC理念的兴起,美国国防高级计划研究局(DARPA)的VLSI项目在20世纪80年代为多所高校提供了研究资助,其中一所学校就是加州大学伯克利分校。于是帕特森教授便在他们的支持下,在加州大学伯克利分校正式组建团队开展RISC微处理器的设计工作,也被称为伯克利RISC项目

1982年,伯克利团队在此前理论研究的基础上设计出了第一颗精简指令集处理器芯片RISC-I。它的晶体管数量仅为约44,420个,相较于当时主流CISC架构处理器的10万个晶体管要少得多,但在整体功能和性能上的表现却与他们不相上下。

1983年,他们在RISC-I的基础上进行了指令流水线的优化,更注重编译器的配合和寄存器设计,提高了指令执行效率,同时将晶体管数量减少到大约4万760个但提高了主频,推出了第二代RISC-II。1985年,伯克利团队推出了第三代SOAR,相比RISC-II,SOAR进一步优化了指令集,针对一些高级语言的支持进行了强化,同时加入了更先进的缓存体系。但它所需的晶体管数量也比前两代多出不少。

1987年,他们推出了第四代SPUR,主要应用在符号处理和多处理器领域,支持64位地址空间,提高了浮点计算能力,增强了内存管理单元功能。据报道,SPUR使用了超过百万个晶体管,规模相对前几代大幅提升。至此,RISC-I到IV代浮出历史水面,急切地等待着下一代的革新。

2010年5月,加州大学伯克利分校并行计算实验室的克里斯塔诺·阿桑诺维奇教授和他的研究生李允谢、安德鲁·沃特曼出于对x86和ARM指令集架构复杂性及付费授权限制的考量("还得看他的脸色?对我不成了跪着要饭的了吗?"),在暑假为期三个月的短期项目中重新启动了精简指令集架构的设计工作。帕特森作为祖师爷级别,自然也加入了群聊。

在总结了伯克利RISC前四代经验的基础上,设计出了第五个版本,所以将它命名为RISC-V。与其他商业指令集架构不同,RISC-V的最大特点是完全开源,使用BSD License开源协议,允许任何人或组织根据需要自由设计、实现和分发处理器内核。

完全开源模式:采用BSD许可证,允许自由修改和商用零授权费用:相较ARM架构每芯片1美元专利费,大幅降低开发成本灵活扩展性:支持自定义指令扩展,适配IoT、AI等新兴领域需求

人们忽然发现,原来指令集还可以这样玩——开源、开放、可定制,这些在传统商业授权模式下难以想象的特质反而成为自由创新的乐土。一时间,从学术界到工业界,从初创公司到行业巨擘,纷纷投入RISC-V的怀抱,期待在这里找到突破点。

其实在这段架构的发展期间,并不是没有其他架构的出现。比如另一个在VLSI资助下比较知名的RISC研究项目就在离着加州大学伯克利分校不远的斯坦福大学。1981年,斯坦福大学教授约翰·轩尼诗和他的研究生启动了基于RISC架构的MIPS项目(也被称为斯坦福MIPS)。

1984年,轩尼诗为了让MIPS进行商业化,成立了MIPS计算机系统公司。SGI的图形工作站、思科部分的嵌入式路由器/交换机领域,产品包括索尼PS1/PS2游戏机等都大量使用过MIPS处理器。但后来因为公司多次易主、授权模式/路线图都不稳定,嵌入式和移动市场又被迅速崛起的ARM架构占领。虽然近几年MIPS也尝试过开源方案,但与RISC-V相比,整体的市场影响力已经大幅缩水。

其他诸如Alpha、PowerPC、SPARC等架构也有过辉煌时刻。这些踌躇满志的破壁者们,有的喊着革命却在技术与资本的夹击下骤然折戟,有的自带高性能光环却在生态乏力时被后浪拍在沙滩上。多少架构都试图打破由x86和ARM筑起的"钢铁城墙",却在漫长的演进过程中陆续折损。

指令集与时代共荣共生的产物。如果说RISC-V冲破万难站到x86与ARM的身侧,依靠了它独有的优势,那么它在未来的繁荣则是被科技趋势呼唤而来——人们需要它,于是人们共建它。

2015年,克里斯塔诺·阿桑诺维奇和他的学生李允谢、安德鲁·沃特曼共同创立了基于RISC-V架构的定制化半导体公司SiFive。同年,RISC-V基金会也正式成立,由基金会的成员共同管理RISC-V架构。在此之后,SiFive致力为企业和开发者提供RISC-V处理器知识产权和芯片设计服务,而RISC-V基金会则负责推动RISC-V技术在全球范围内的标准化、生态建设与产品合作,加速各行业对RISC-V的应用落地。

除了SiFive之外,全球众多知名企业和科研机构也在加快高性能RISC-V芯片的研发脚步。一些RISC-V基金会的核心成员,如晶心科技、Imagination Technologies、英特尔、英伟达、高通、中兴、华为以及阿里巴巴等,都在高性能RISC-V架构的商用芯片上布局,共同推动RISC-V产业生态的不断壮大。

2018年,阿里巴巴开始组建RISC-V处理器研发团队,推出了面向低功耗、高能效应用的玄铁902系列。此后阿里在2019年7月发布了基于RISC-V用于高性能应用和AI增强的玄铁C910,一度成为业内基于RISC-V架构的高性能代表。但芯片之间的较量不止比拼性能指标,更关键的是能否构建并完善其背后的软硬件生态——只有当操作系统、开发工具链以及各类应用实现协同发展,才能真正打破现有壁垒。

同年8月,阿里进一步推出了集芯片架构技术、软件、算法与开发工具于一体的开源设计平台"无剑100",为开发者提供一站式解决方案。与此同时,由于担心美国贸易法规对RISC-V生态造成潜在影响,RISC-V基金会于2019年11月决定将总部迁至瑞士,并在2020年3月正式更名为RISC-V International。

2021年11月,玄铁C910成功兼容安卓系统,意味着未来RISC-V在移动设备上有望挑战ARM的地位。阿里也开源了玄铁902、906、C906、C910四款量产处理器的IP和基于玄铁的多操作系统基础软件工具。2023年,阿里达摩院玄铁团队牵头发起"无剑联盟",提出了"所有芯片都值得用RISC-V重做一次"的号召,包括Andes、Imagination、新思科技、海尔、中移芯昇、电信研究院等在内的产业伙伴纷纷加入,共同打造开放普惠的RISC-V芯片商业服务体系。

RISC-V国际基金会也预测:2024年全球搭载RISC-V处理器的系统级芯片数量约为20亿。随着RISC-V架构在物联网、嵌入式设备、人工智能、汽车电子等领域的应用范围不断扩大,预测2030年的出货量将达到160亿颗。短短10年间,RISC-V便走完了ARM 30年才走完的生态之路。

从嵌入式到高性能,RISC-V仍在冲击高性能的上限,剑指服务器及超级计算。此刻RISC-V正站在高性能的门前,正巧还是此刻,AI浪潮袭来。2025年1月,深度求索公司凭借着大语言模型DeepSeek-R1火爆全球,完全开源的特性如同打开了潘多拉魔盒。这波AI热潮不仅让软件社区受益,也为硬件领域带来了无限可能。人们意识到:既然AI需要针对性很强的硬件特性,为什么不在开源的RISC-V上做深度定制?就像量身打造一双跑鞋,让AI跑得更快更稳。

开源模式构建全球化协作生态,打破芯片设计领域持续三十年的技术垄断:

初创企业可快速验证芯片设计科技巨头实现垂直场景深度优化架构创新替代制程进步,成为算力增长新引擎

于是RISC-V在AI时代再次迎来聚光灯。尽管大规模模型在训练阶段仍普遍依赖GPU,但在推理环节并不局限于此:一方面它能够更灵活地配合神经网络加速需求,集成各种专用指令或协处理器;另一方面AI场景也反哺RISC-V生态,通过庞大的应用规模和社区力量使整个生态体系迅速完善。可以说这场"神助攻"来得既猛烈又恰到好处。

2025年2月28日,阿里达摩院在北京举办"2025玄铁RISC-V生态大会",宣布玄铁RISC-V处理器三大产品线全面升级:新一代旗舰处理器C930、首款AI专用计算处理器C908X、超低面积功耗处理器E901、车规级处理器R908A、多核多簇互联IP XL2020的产品悉数亮相,随之带来的也是软硬件技术的全栈突破。其中最高性能处理器C930将在3月开启交付。在大会上,西门子EDA宣布加入无剑联盟,继新思和Cadence后,EDA三巨头已全部在无剑联盟会师。随着更多产业链伙伴的加入,RISC-V生态建设将进一步加速,为芯片设计和应用落地带来新的机遇。

从嵌入式到高性能,再到AI领域的多元化落地,RISC-V已经完成了一次破而后立的进击。在全球芯片产业格局变化的背景下,RISC-V凭借着它的开源特性成为许多国家和企业的首选。越来越多的公司也开始加入RISC-V架构阵营,越来越多的操作系统、工具链和软件开始原生支持RISC-V。RISC-V也开始在PC、服务器、轮式机器人以及AI芯片等领域实现商业化落地,展现出广阔的发展前景。

在计算机架构的历史长河中,许多挑战者都未能打破x86和ARM成熟生态的垄断。x86架构的话语权牢牢掌握在英特尔和AMD手中,而ARM虽然属于开放架构但仍然需要付费授权。正是在这种背景下,RISC-V借助开源的强大助力迅速崛起。它不仅为使用者和开发者带来更大的自主权与创新空间,也极大推动了硬件生态的突破。

如今随着DeepSeek-R1等出色的开源AI大模型迅猛发展,RISC-V也正从物联网领域逐步迈向高性能计算和AI应用。作为一款真正开源的硬件架构,它在AI计算、云计算等前沿场景中所扮演的角色日趋重要,为新一轮技术创新与自由计算带来无限可能。或许这正是下一场计算革命的真正起点。实践证明,开放是技术发展的推动力,也是RISC-V生态迈向全球化和国际化的重要基础。

来源:EdgeAITech一点号

相关推荐