摘要：在PCB设计中，蛇形走线是一个常见的布线方式，主要用于调节延时，以满足系统时序要求。然而，许多工程师在使用蛇形线时存在误区，认为美观而无害，导致信号质量下降，新增EMI问题。
在PCB设计中，蛇形走线是一个常见的布线方式，主要用于调节延时，以满足系统时序要求。然而，许多工程师在使用蛇形线时存在误区，认为美观而无害，导致信号质量下降，新增EMI问题。
其实蛇形走线，是我们为了满足走线时延差，不得已而为之的行为。我们应该尽量避免走蛇形走线。
蛇形线会不可避免地破坏信号质量，并且会引入干扰。
PCB设计中，蛇形走线（Serpentine Routing）常用于调整信号延迟、满足时序匹配需求，但过度或不合理使用可能引发以下负面作用：
阻抗突变：蛇形走线的折弯处（如直角或锐角）可能导致阻抗不连续，引发信号反射，造成过冲（Overshoot）、下冲（Undershoot）或振铃（Ringing）。
寄生参数增加：密集的蛇形结构会引入更多寄生电容和电感，降低信号边沿速率，导致时序偏移或信号失真，尤其影响高速信号（如DDR、PCIe）。
传播延迟不确定性：高频信号在蛇形走线中的实际传播延迟可能因趋肤效应（Skin Effect）和介电损耗而偏离理论值。
接收天线：在手机或收音机上，蛇形走线常被用作接收天线。大家想想有些PCB天线长什么形状？
周期性结构 ：蛇形走线的重复折弯结构类似于 偶极子天线 （Dipole Antenna）的对称振子。当信号频率接近蛇形走线的谐振频率时，会显著增强辐射或接收能力。
谐振频率匹配 ：蛇形走线的物理长度（如总走线长度的1/4波长）可能与干扰信号的波长匹配，形成谐振，导致能量高效辐射或吸收。
：周期性蛇形走线可能形成天线效应，辐射高频电磁波，导致EMI超标。
串扰风险：相邻蛇形线间距不足时，平行长走线间易产生容性/感性耦合（Crosstalk），干扰邻近信号。
地回路干扰：蛇形走线若跨越分割的地平面或电源层，可能引入地弹（Ground Bounce）或共模噪声。
占用空间大
：蛇形走线需额外长度补偿时序，挤占PCB布线面积，增加层数或板尺寸成本。
密度限制：高密度设计中，蛇形走线可能阻碍其他关键信号（如高速差分对）的最短路径布线。
工艺敏感性：蛇形走线的线宽/间距需严格符合PCB工艺能力，否则易导致蚀刻不均或短路。
测试复杂度：蛇形结构的故障点（如断线、短路）较难定位，增加调试时间。
良率风险：复杂蛇形走线可能降低PCB生产良率，尤其是高频材料（如罗杰斯）或高精度HDI板。
蛇形走线方式也会对信号质量产生一定的影响。为了更好地理解和应对这些影响，我们需要关注两个关键参数：平行耦合长度（Lp）和耦合距离（S）。
在蛇形走线上，相互平行的线段之间会发生耦合，这种耦合以差模形式存在。当耦合距离（S）越小，而平行耦合长度（Lp）越大时，耦合程度也会相应增大。这种耦合可能会导致传输延时的减小，同时，由于串扰的存在，信号的质量也会受到严重影响。因此，在设计和使用蛇形线时，我们必须充分认识到这些潜在风险，并采取适当的措施来优化信号传输。
螺旋走线与普通蛇形线的对比
针对Layout工程师在处理蛇形线时的几点建议：
对于高速或时序要求严格的信号线，应尽量避免使用蛇形线，特别是在小范围内蜿蜒走线的情况。
1、尽量增加平行线段的距离（S），至少大于3H,H指信号走线到参考平面的距离。通俗的说就是绕大弯走线，只要S足够大，就几乎能完全避免相互的耦合效应。
2、减小耦合长度Lp,当两倍的Lp延时接近或超过信号上升时间时，产生的串扰将达到饱和。
3、带状线（Strip-Line）或者埋式微带线（Embedded Micro-strip）的蛇形线引起的信号传输延时小于微带走线（Micro-strip）。理论上，带状线不会因为差模串扰影响传输速率。
4、高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，尤其不能在小范围内蜿蜒走线。影响阻抗连续性。
5、可以经常采用任意角度的蛇形走线，能有效的减少相互间的耦合。
6、高速PCB设计中，蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，所以只作时序匹配之用而无其它目的。
7、有时可以考虑螺旋走线的方式进行绕线，仿真表明，其效果要优于正常的蛇形走线。
PCB设计系列文章
【1】兴趣驱动热爱
【2】硬件工程师要不要自己画PCB
【3】PCB走线应该走多长？
【4】PCB走线应该走多宽？
【5】PCB的内电层
【6】过孔
【7】PCB能不能走锐角和直角？
【8】死铜是否要保留？（PCB孤岛）
【9】焊盘上是否可以打过孔？
【10】PCB材料、FR4到底是指什么材料？
【11】阻焊层，绿油为什么多是绿色
【12】钢网
【13】预布局
【14】PCB布局、布线 的要领
【15】跨分割走线
【16】信号的反射
【17】脏信号
【18】沉金、镀金、喷锡等表面处理工艺
【19】线距
【20】电容的摆放位置
【21】串扰
【22】PCB的飞针测试
【23】FPC概述及仿真
【24】为什么PCB变形弯曲？如何解决？
【25】一文搞懂“特征阻抗”
【26】PCB的叠层设计
【27】高速电路PCB回流路径
【28】PCB设计中电源处理与平面分割
【29】锯齿形的PCB走线——Tabbed routing
【30】PCB的介质损耗角是什么“∠”？
【31】PCB铜箔粗糙度对高速信号的影响
【32】晶振为什么不能放置在PCB边缘？
【33】什么是高速信号？
【34】什么是传输线
【35】预加重、去加重和均衡
【36】如何利用PCB散热
【37】PCB设计中的“stub”
【38】纠结：走线之间的GND保护地线要还是不要？
【39】PCB 覆铜
【40】进行 PCB 设计时应该遵循的规则
【41】PCB叠层设计中的“假八层”
【42】除了带状线、微带线，还有“共面波导”
【43】PCB焊盘设计工艺的相关参数
【44】PCB设计时，板边为什么要打地孔
【45】更容易散热的PCB：铝基板
【46】为什么要把参考平面掏空？
【47】晶振的PCB设计
【48】用EMC思想来设计DC/DC电源的PCB
【49】PCB拐弯，不一定是圆弧走线最好
【50】为什么要把过孔堵上“导电孔塞孔工艺”
【51】电源PCB布局布线要点
【52】PCB板上的Mark点
【53】用ADS仿真高速信号跨分割
【54】刚柔板(软硬结合板)
【55】数模混合的PCB设计
【56】PCB设计中电容的摆放
【57】PCB设计中过孔残桩的影响
【58】去耦电容在PCB设计中的布放与走线
【59】PCB设计checklist：结构
【60】PCB设计checklist：电源
【61】PCB设计checklist：布线
【62】PCB设计checklist：高速数字信号
【63】工艺边
【64】PCB设计：金手指
【65】PCB设计：差分线
【66】DDR4的PCB设计及仿真
【67】电路板设计中要考虑的PCB材料特性
【68】什么是好的“PDN”的PCB设计
【69】PCB详细布局、布线设计
【70】USB2.0 PCB布线
【71】反激式开关电源PCB设计要点
【72】PCB设计，焊盘与过孔工艺规范
【73】PCB哪些因素影响损耗
【74】PCB 过孔对散热的影响
【75】如何在PCB设计阶段规避焊接的问题
【76】为什么有时在PCB走线上串个电阻？有什么用？
【77】PCB爆板
【78】PCB设计不好造成的信号完整性问题
【79】PCB设计：绕等长
【80】电子产品的结构设计
【81】PCB的安规设计
【82】PCB的可生产性设计（DFM）
【83】PCB设计的EMC考虑
【84】高速数字电路PCB“接地”要点
【85】跨分割，信号能有多坏
【86】如何确保PCBA的质量--常用的14种测试方法
【87】DC/DC电源PCB设计中，一定要把这个点设计好
【88】铺铜的间距有什么要求？
【89】开关电源的输入电容的PCB设计技巧
【90】PCB设计抗干扰有哪些方法？
【91】PCB叠层设计
【92】为什么PCB线路板要把过孔堵上？
【93】在PCB生产过程中，是如何控制走线阻抗的？
【94】时域反射计（TDR）：硬件工程师的秘密武器
【95】PCB 设计进阶：PCB热设计优化
【96】PCB布局与电源设计
【97】电源PCB设计要点及规范（系统化整理）
【98】PCIe的AC耦合电容靠近哪里放置？你是不是一直被误导了？
【99】PCB设计中的“脖子设计”neck design
【100】铜箔粗糙度——会有这么大影响么？
【101】画PCB时的强迫症
【102】为什么要用“十字形花焊盘”？
【103】FPC设计以及仿真
【104】HDMI信号间隔地线间隔，多少距离打地孔？
【105】华为PCB的EMC设计指南
【106】PCB就像乳沟挤挤都会有的：论PCB"空间管理"艺术
【107】为什么还没把AI应用在画PCB上？
【108】为什么BGA扇出时使用3mil，而后续走线加宽？
【109】为什么不要随便在高速线旁边铺铜？
【110】注意 PCB走线间距，比“串扰”危害更大的是“阻抗变化”
【111】硬十PCB设计规范
【112】金手指攻略：规格、工艺与信号优化秘籍
来源：硬件十万个为什么
