摘要：玻璃基板技术在多个方面显著区别于传统封装基板。首先，高性能芯片功能愈发复杂，封装面积不断 扩大，对应的基板尺寸也逐步迈向 260 mm×260 mm 乃至更大规格，以满足系统级集成需求。其次，为了适应高速传输与高密度互连的发展趋势，布线线宽/线距朝着 2 μm

玻璃基板技术在多个方面显著区别于传统封装基板。首先，高性能芯片功能愈发复杂，封装面积不断 扩大，对应的基板尺寸也逐步迈向 260 mm×260 mm 乃至更大规格，以满足系统级集成需求。其次，为了适应高速传输与高密度互连的发展趋势，布线线宽/线距朝着 2 μm/2 μm 甚至更小的尺度演进，对制造精度提出了更高要求。与此同时，玻璃基板正朝着集成更多芯片与无源器件的方向推进，支持更复杂的异构集成系统。因此，玻璃基板的关键特征可以概括为大尺寸、细间距和高集成度。在此基础上，其超大面积结构带来了易开裂等力学可靠性挑战，而布线精细化也对介质材料的介电性能、工艺窗口及结构设计提出了新的要求，亟需发展创新材料体系与先进制造技术以实现可靠封装。

1 玻璃基板中 ABF 开裂问题

在多层基板结构中，增层介质材料作为上下金属布线之间的绝缘层，其界面结合强度对结构稳定性至关重要。若该材料与下层金属的附着力不足，基板在制造或后续的可靠性测试中，如遇温度波动或湿度变化，易产生爆板、界面剥离等失效现象；若其与上层金属结合力较弱，则在图形定义与转移过程中容易出现线路塌陷、金属层脱落等问题，导致多层互连结构无法顺利完成。

为增强电镀铜与 ABF类聚合物干膜之间的界面黏附性能，HSU 等提出通过退火处理促进铜晶粒生长，同时诱导Cu2O生成，并促使铜与ABF发生一定程度的界面互扩散，退火处理后ABF 和铜层界面情况如图1所示，从而显著提升二者之间的结合强度。此外， ABF在制程中也常发生开裂情况，主要源于固化反应 引起的体积变化以及与基材之间的热膨胀失配。在冷却阶段，ABF与核心材料间CTE差异所产生的残余 应力可能导致裂纹萌生。为此，YE等优化退火工艺， 将处理温度控制在低于ABF 玻璃化转变温度 Tg范围内，从而有效降低热膨胀系数并减小应力集中。随着未反应组分逐步渗入并释放应力，即使在后续除胶清洗阶段受到化学腐蚀，表面仍不会发生宏观裂解，ABF层的完整性明显提升，图2为基板上ABF开裂失效示意图。

图 5 退火处理后 ABF 和铜层界面情况

图 2 基板上 ABF 开裂失效示意图

2 玻璃基板的翘曲变形问题

基板翘曲主要源于其内部各组成材料CTE的差异。在制造过程中，不同材料因受热胀冷缩程度不同而产生不均匀的热应变，从而在界面处累积机械应力，最终导致板体发生翘曲，表现为表面不平整的变形现象。严重翘曲将带来2类关键问题：其一是影响封装工艺的可行性，特别是在倒装芯片过程中，翘曲过大会导致部分焊球无法可靠接触焊盘，甚至出现短路桥接，造成封装失败；其二是即便完成封装，翘曲 引起的内部应力也可能在芯片与基板之间形成残余形变，进而诱发焊点开裂、芯片破损等可靠性隐患。虽然翘曲具有一定的材料依赖性和与工艺相关的不确定性，但通过优化结构设计与材料选择，仍可在一定程度上实现对翘曲的有效控制。玻璃基板翘曲的不确定性主要体现于以下几个方面。

1）ABF等增层介质以有机树脂为主体，其在热加工过程中需经历从半固化到完全固化的化学转变。在这一过程中，分子间交联可能存在不完全现象，而固化行为又会随着温度变化而继续演化，导致最终物性表现存在差异。各制造商所采用的固化参数不同，干膜层的力学性能与热响应特性也会有所差异，从而造 成翘曲行为的不一致。

2）吸湿性亦是翘曲变形的影响因素之一。层压材料普遍具有一定的吸水率，制程完成后的基板暴露于空气时会逐渐吸收环境水汽。这些水分在材料内部扩散引起尺寸膨胀，从而干扰原有应力平衡，导致额外翘曲。因此，封装前通常需对基板进行预烘烤处理， 以排除吸附水分，增强尺寸与形变的稳定性。然而，不同厂家的基板在存储条件和时间上存在差异，导致其吸湿程度各异，也会在实际应用中造成翘曲幅度的 变化。

3）玻璃材料在加工过程中（如切割、抛光或 TGV 激光成孔后）可能存在初始残余应力，若未完全释放或分布不均，将导致后续制程中的翘曲行为产生不确定性。此外，部分高硼硅或无碱玻璃存在各向异性应力分布，也会影响翘曲趋势。 JIANG 等指出，相较于杨氏模量，热膨胀系数对 基板翘曲的影响更为显著。特别是在基板核心材料与 聚合物层压介质之间的相互作用中，优化聚合物材料的CTE参数是改善翘曲性能的更有效路径。基板核心层材料的CTE对基板翘曲的影响如图3所示，不同核心材料的热膨胀系数显著影响最终翘曲程度。基于上述结论，研究进一步展示了采用低CTE的核心层材料并搭配高附着力聚合物层压材料的结构组合，其有助于显著降低整体翘曲水平，从而提升封装结构的热机械稳定性，基板优化聚合物材料前后的翘曲比较如图4所示。

图3 基板核心层材料的 CTE 对基板翘曲的影响

图4 基板优化聚合物材料前后的翘曲比较

佐治亚理工学院将含有GPU和HBM的芯片集成在玻璃基板中，图5为基于大尺寸的玻璃基板封装示意图，通过研究大尺寸玻璃封装的可靠性和翘曲，得到最优玻璃 CTE 范围在 2.3~3.4，芯板厚度为400~600μm，同时设计并制备了测试芯片，通过 X 射线检测出芯片电气连接优良，含有GPU和HBM芯片的封装体如图6所示。

图5 基于大尺寸玻璃基板的封装示意图

图6 含有 GPU 和 HBM 芯片的封装体

3 玻璃基板的金属化问题

在玻璃基板制造过程中，垂直高深宽比通孔（如 TGV） 结构的金属填充是实现双面互连的关键步骤。 然而，由于玻璃本身为非导电材料，通孔侧壁难以实现均匀电镀，同时玻璃表面润湿性差、电极结构复杂， 这些因素使得玻璃基板在电镀过程中更容易出现孔内空洞、侧壁填充不足等问题，导致电镀质量不稳定。 因此，针对玻璃基板结构开发专用高性能电镀药水， 成为该技术发展亟需突破的关键环节之一。

已有研究对药水成分进行优化以提升垂直电镀的效率和可靠性。如 KIM等在传统抑制剂 PEG-PPG-SPS-I 中引入硫脲，通过增强 PEG-PPG 分子的吸附性和对孔内侧壁电镀的抑制能力，不仅显著提 高了电镀效率，还将填充时间减少了一半。并且，KIM等还提出将溶液中的碘离子替换为溴离子，建立了更加稳定的抑制层，解决了流场扰动对药水性能的影响，使电镀过程更可控，从而有效缩短填充时间并改善金属沉积形貌。这些研究结果表明，电镀药水的配方优化是实现高质量玻璃基板互连结构的核心工艺之一。

DNP公司的 FUJIMOTO等开发了不同金属形貌的玻璃基板（尺寸为550mm×650mm），发现直线型通孔有利于抑制热生成，而X型通孔有利于缓解热应力，玻璃通孔电镀后形貌如图7所示，并通过芯片集成到晶圆（COW）结构进行电性能测试，在 30GHz时， TGV通孔的传输损耗极低，全通孔为0.23dB，部分通孔为0.34 dB，保形填充通孔为 0.45dB。

图7 玻璃通孔电镀后形貌

玻璃基板封装在面向高密度和高性能应用的过程中，暴露出一系列典型的可靠性问题。ABF 层在玻璃表面易出现界面脱黏或开裂等问题。此外，TGV金属化过程中可能出现的孔内空洞、金属层断裂或界面 污染也会影响互连可靠性。上述问题体现了玻璃基板在材料匹配、结构设计及制程控制等方面的复杂性和敏感性，是实现高可靠性封装必须重点关注的关键环节。

4 玻璃基板技术的机遇与挑战

在材料方面，面向高性能芯片封装来说，玻璃基 板中玻璃可调的热膨胀系数使其与芯片结合后的可 靠性更高。未来更高密度的SiP封装中，线宽/线距在2μm/2μm水平下将持续相当长的一段时间，采用无机介质薄膜作为介质绝缘层，代替ABF或和 ABF同时使用以降低基板翘曲、提高封装可靠性。目前 ABF膜主要由日本味之素公司垄断，产能相对有限，国内生益科技等厂商均进行了相关膜材布局，目前已经处于客户验证阶段，未来有望实现核心材料的国产化。

在结构方面，玻璃基板未来将大量用于芯粒集成封装。相较于转接板，其具有低成本的优势，而且可降低传统封装基板层数，未来在三维异质集成封装中会有大量的应用。目前，封测厂需要与终端用户紧密配合，才能完成玻璃基板的工艺开发，从长远来看，封测厂需要建立属于自己的设计团队以更好地实现设计和工艺的统一开发。目前，已有将无源器件集成在玻璃基板的封装方式，未来利用玻璃基板对高性能芯片实现更高的集成封装也是值得期待的。

在市场方面，2023年9月18日，英特尔宣布在下一代玻璃基板封装技术开发方面取得重大突破，标志着该领域进入技术跃迁的新阶段。英特尔指出，玻璃基板具备更优异的热稳定性、更低的翘曲、更高的布线密度以及更大的封装面积，有望重新定义芯片封装的边界，特别适用于未来数据中心、人工智能、 图形计算等对高速、高带宽互连有极高要求的应用场景。此外，英特尔还在积极推进共同封装光学器件（CPO）技术，并探索基于玻璃基板的光学传输结构设计。在这一背景下，深入探讨玻璃基板技术所面临的机遇与挑战，对于推动其在产业中的落地应用具有重要意义。三星、英伟达等国际巨头也在加快研发和推进玻璃基板技术的应用。英伟达以GB200为核心的多款产品，采用的先进封装工艺使用玻璃基板的供应链已启动，目前处于设计微调和 测试阶段。国内厂商也在加码产线建设，目前云天半导体、奕成科技、佛智芯等代表国内相关技术领先水平的玻璃晶圆级/面板级企业对玻璃基板纷纷投入研发成本，有望打破海外厂商高度垄断的TGV市场竞争格局。

5 结束语

玻璃基板作为下一代高性能芯片封装的载体，其具有可靠性高、加工成本低、可板级封装量产等多重技术优势，市场潜力有望随 AI对高算力的需求进一步释放，使得在高性能芯片封装领域起到越来越重要的作用。整体来看，玻璃基板封装能够较好地满足高端芯片I/O密度增长和高可靠性等要求，有望得到更多的关注和研究。

来源：半导体封装工程师之家一点号