合见工软吴晓忠：EDA是国产智算芯片设计的加速器

摘要：12月11-12日，上海集成电路2024年度产业发展论坛暨第三十届集成电路设计业展览会（ICCAD-Expo 2024）在上海隆重举行。本届大会以“智慧上海，芯动世界”为主题，超万名集成电路业界精英人士共聚一堂，共话“芯”事。

12月11-12日，上海集成电路2024年度产业发展论坛暨第三十届集成电路设计业展览会（ICCAD-Expo 2024）在上海隆重举行。本届大会以“智慧上海，芯动世界”为主题，超万名集成电路业界精英人士共聚一堂，共话“芯”事。

会上合见工软副总裁吴晓忠接受芯榜记者采访时表示，面对芯片出口管制，当下我国大规模智算面临工艺与EDA的双重挑战，合见工软可以提供支持国产智算芯片公司的EDA工具和IP。辅助国产智算芯片公司能够更高效地进行芯片设计、仿真和验证，缩短了芯片研发周期，提高了芯片设计的可靠性和稳定性。

图：合见工软副总裁吴晓忠

人工智能训练算力需求激增

当下人工智能已经成为推动社会进步和产业升级的重要力量。而在这场AI浪潮中，一个不可忽视的现象是人工智能训练算力的需求呈现出爆炸式增长。自2010年以来，这一需求已经加速增长了惊人的一亿倍，不仅深刻改变了科技行业的格局，也推动了全球芯片公司的迅速崛起。

回顾过去，2010年是人工智能发展的一个重要分水岭。在此之前，虽然机器学习等概念已经存在，但受限于算力不足和算法瓶颈，AI的发展相对缓慢。然而，随着深度学习的出现和普及，AI模型对算力的需求开始呈现指数级增长。特别是在2015年前后，随着大规模机器学习模型的出现，训练算力的需求更是提高了10到100倍，为芯片公司提供了前所未有的发展机遇。

吴晓忠先生称，在这场算力竞赛中，芯片公司逐渐崭露头角，甚至在某些方面超越了传统的软件公司。如今，美国市值前10大的公司中，有7个分布在设计智算芯片，这一趋势无疑表明了芯片在AI时代的重要地位。这些公司凭借先进的技术和强大的研发实力，不断推出高性能、低功耗的智算芯片，满足了AI模型对算力的迫切需求。

EDA：国产智算芯片设计加速器

中国作为全球AI发展的重要参与者，正面临着前所未有的机遇与挑战。为了在这场全球科技竞赛中占据有利地位，中国必须牢牢掌握智算主权，而国产智算芯片公司及其基础设施——晶圆厂和EDA软件，正是实现这一目标的关键所在。在政策的支持和市场的刺激，以合见工软为代表的本土EDA公司如雨后春笋一样拔地而起。

合见工软不仅提供了完整的数字芯片设计解决方案，还积极与国产智算芯片公司开展合作，共同推动芯片设计技术的不断进步。通过引入先进的EDA软件工具和技术，国产智算芯片公司能够更高效地进行芯片设计、仿真和验证，缩短了芯片研发周期，提高了芯片设计的可靠性和稳定性。

吴晓忠先生表示，大规模智算面临算力墙、存储墙、能耗墙、互联墙的技术挑战。面对这些问题，合见工软在EDA工具和IP方面分别采取应对方式。

合见工软特别推出三个策略

吴晓忠先生分析，因为境外先进工艺的限制输入我国，在国内的成熟工艺节点上，需要靠3D封装或者2.5D封装方式获得更好的算力。在这方面，合见工软有系统级的解决方案和多芯粒之间的互连IP。为了帮助客户使用成熟国产工艺做好国产大芯片，合见工软特别推出三个策略：

第一，芯片级EDA方面，合见工软推出更灵活、更统一的全场景验证平台。这不仅可提升故障纠错效率和验证吞吐量，还能降低大规模复杂芯片流片的失效风险，并为软硬件协同仿真验证提供强大的数字孪生能力。同时，可以通过合见工软DFT诊断工具来提升芯片良率，比如如果50%的良率能接受，那芯片的面积可以做大一些。

第二，合见工软在系统级上面的PCB工具可以支持百万Pin级别，合见的客户有了先进封装解决方案，并取得了非常不错的效果。

第三，合见工软做大IP的时候充分考虑到大芯片或芯粒设计里面的存储和互联问题，比如合见的HBM和RDMA IP。另外，在多芯粒的互联方面，UCIe作为Chiplet集成的关键标准之一，实现了采用不同工艺和制程的芯粒之间的无缝互连和互通。合见目前在UCIe IP上针对国外及国内的工艺都有成熟的解决方案，并且已经在国内很多客户实现应用落地。