摘要：高带宽存储器（HBM）是一种采用三维堆叠和硅通孔（TSV）等技术的高性能DRAM，其核心优势在于，增加了存储堆栈的数量和位宽，缩短了存储芯片和逻辑芯片之间的距离，降低了工作电压并减少了信号线的数量和长度，因此具备高带宽、低延迟和低功耗等优势。
HBM具备高带宽、低延迟、低功耗等优势。
高带宽存储器（HBM）是一种采用三维堆叠和硅通孔（TSV）等技术的高性能DRAM，其核心优势在于，增加了存储堆栈的数量和位宽，缩短了存储芯片和逻辑芯片之间的距离，降低了工作电压并减少了信号线的数量和长度，因此具备高带宽、低延迟和低功耗等优势。
HBM 适用于高性能计算
在各 类DRAM产品中，DDR主要用于消费电子、服务器、PC等领域，LPDDR主要用于移动设备、手机及汽车领域，GDDR主要用于图像处理GPU，HBM主要用于数据中心、AI计算加速卡、高端专业显卡等高性能计算领域，具备显著优势。
高速高带宽：HBM2E和HBM3的单引脚最大I/O速度低于GDDR5存储器，但HBM的堆栈方式可通过更多I/O数量提供远高于GDDR5存储器的总带宽。
可扩展更大容量：HBM通过多层堆叠DRAM芯片，可实现更大的存储容量，此外通过SiP集成多个HBM叠层DRAM芯片，进而实现更大的内存容量。
更低功耗：HBM采用TSV和微凸块技术，DRAM裸片与处理器间实现较短的信号传输路径、较低的单引脚I/O速度和I/O电压，进而具备更好的内存功耗能效特性。
更小体积：HBM将原本在PCB板上的DDR内存颗粒和CPU芯片全部集成到SiP中，因此具备空间节约优势，根据《高带宽存储器的技术演进和测试挑战》（陈煜海等，2023），相比GDDR5存储器，HBM2节约94%的芯片面积。
受益 AI 发展 HBM 前景广阔。根据《AI and Memory Wall》（Amir Gholami等，2024），过去20年服务器硬件FLOPS（每秒浮点运算次数，评估CPU和GPU算力的标准之一）峰值以每2年3倍的速度增长，远超过DRAM和互连带宽的增速，内存问题成为AI应用的重要瓶颈。根据外媒拆解，英伟达H100成本接近3000美元，其中占比最高的是SK海力士的HBM，其成本约2000美元，直接超过制造和封装，随着AI市场规模快速发展，高性能内存需求有望持续增长。
全球 HBM 市场规模快速增长。
2023年全球HBM市场规模约43.56亿美元，2024年预计将达169.14亿美元，同比增长约288.29%；HBM单价相比传统DRAM高出数倍，相比DDR5价差约5倍，叠加AI芯片迭代促使HBM单机搭载容量扩大，预计2023-2025年HBM占DRAM总产能及总产值的比例均会大幅增长；
产能方面，2023/2024E年HBM占DRAM总产能2%/5%，2025年占比预计将超过10%；
产值方面，2023/2024E年HBM占DRAM总产值8%/21%， 2025年占比预计将超过30%。
海外三巨头垄断HBM 市场
HBM 市场高度集中。目前全球HBM市场被SK海力士、三星、美光三家企业垄断，2023年市占率分别为47.5%、47.5%和5%，2024年SK海力士市占率预计增至52.5%。
产能方面，HBM三大供应商均在积极扩产，2023年底SK海力士、三星、美光HBM总产能（含TSV）为4.5、4.5、0.3万片/月，2024年底预计增至12-12.5、13、2万片/月，但产能会根据验证进度、客户订单持续调整。
国内HBM 扩产有望加速
地缘催化下国内 HBM 有望加速扩产。国内HBM产业处于早期阶段，国内存储厂商目前仍处于HBM2的研发和产业化阶段。
2024年12月2日，美国BIS宣布一系列新规，将HBM纳入严格管控，通过性能指标重新定义“先进芯片”，限制HBM出口，新规设定的红线阈值（存储单元面积小于0.0019μm2、存储密度大于0.288Gb/mm2）相当于HBM2，意味着国内厂商很难买到可用的HBM，国内HBM有望加速扩产。
长鑫：2024年6月，长鑫科技的母公司睿力集成通过上海子公司与当地政府签署合约以获得土地，计划投资至少171亿元建造一座先进封装厂，预计2026年中投产，该新厂将专注于各种先进封装技术，制造应用于AI的高频宽存储器，封装产能预计将达3万片/月。
武汉新芯：2024年3月，武汉新芯发布《高带宽存储芯粒先进封装技术研发和产线建设》 招标项目，打造国产高带宽存储器，拟新增设备16台套，拟实现月产出能力>3000片(12英寸)。
HBM 工艺复杂，设备多元
HBM 工艺流程包括 DRAM 、逻辑芯片加工及互连。HBM技术涉及顶层DRAM、中间层DRAM、底层逻辑芯片的加工，通过将DRAM堆叠焊接至逻辑芯片上方的方式完成HBM封装。
顶层DRAM不涉及TSV，其厚度可增加，从而控制封装体的整体翘曲、最终成品厚度。
中间层DRAM和逻辑芯片的工艺流程基本一致，区别在于，不会在完成TSV和布线加工后对逻辑芯片进行解键合，而是在堆叠封装完成后，再进行解键合、单颗划切等流程。
HBM 工艺复杂，设备多元
TSV 是 HBM 核心工序，成本占比 30% 。根据《Cost Breakdown of 2.5D and 3D Packaging》SavanSys，对于4层DRAM+1层逻辑芯片的HBM，在99.5%键合良率下，TSV、前段工艺、后段工艺、组装、晶圆凸点、测试等环节的成本占比分别为30%、20%、20%、15%、3%、1%。其中，
1）TSV制造、TSV显露成本占比分别为18%、12%；
2）前段工艺是指晶圆正面RDL；
3）后段工艺包括晶圆背面所有工序；
4）组装包括所有键合；
5）晶圆凸点包括所有凸点工序；
6）测试是指组装前所有环节的测试（含TSV）。
HBM 工艺复杂，设备多元
HBM 相关工艺种类较多，分类方式多元，我们参考SK海力士公告，从TSV、Bump、减薄、堆叠/填充、测试等五大环节展开，介绍HBM主要工艺，其中，减薄环节主要介绍临时键合及解键合、CMP工艺，堆叠/填充环节主要介绍TCB、混合键合、MR-MUF工艺
(1)TSV：核心工序，良率要求高
TSV 可提高带宽、降低功耗。TSV是一种垂直互连技术，相比引线键合，能够大幅缩短互连间距，减少信号传输延迟和损失，提高信号速度和带宽，降低功耗和封装体积。TSV工艺分为先通孔（Via-First）、中间通孔（Via-Middle）、后通孔（Via-Last）三种类型，其中，先通孔工艺目前主要指TSV转接板的制造，中间通孔工艺是目前IC厂主要采用的方案，后通孔工艺指目前产业化最为成熟的方案之一
(1)TSV ：核心工序，良率要求高
TSV 工艺涉及多种设备。根据《TSV关键工艺设备特点及国产化展望》，TSV工艺涉及二十多种设备，其中深孔刻蚀设备、气相沉积设备、铜填充设备、减薄抛光设备等较为关键。
深孔刻蚀设备：深孔刻蚀是TSV的关键工艺，目前首选技术是基于Bosh工艺的干法刻蚀。
气相沉积设备：主要用于薄膜电路表面的高低频低应力氧化硅等薄膜沉积；绝缘层做好后，通过PVD沉积金属扩散阻挡层和种子层，种子层的连续性和均匀性被认为是TSV铜填充最重要的影响因素。
铜填充设备：TSV填孔镀铜是最核心、最难的工序，对设备要求较高。
减薄抛光设备：TSV要求晶圆减薄指50μm甚至更薄，目前可通过机械研磨、CMP、湿法及干法化学处理等方式实现，鉴于磨削对晶圆的损伤及内在应力、后续传输等问题，目前业界多采用一体机的思路，将晶圆磨削、抛光、贴片等工序集合在一台设备内。
(1)TSV ：核心工序，良率要求高
TSV 工艺良率及成本面临较大挑战。随着TSV工艺趋向小孔径、高密度、大深宽比，制造过程容易产生内部温度、应力失配等问题，进而产生底部空洞、内部缝隙、填充缺失等典型缺陷，将会影响TSV工艺良率及成本。随着TSV数量增加，单一TSV良率面临更高要求，根据《先进倒装芯片封装技术》，3DIC集成的良率随着芯片数量增加而呈指数下降。
(2)Bump ：持续微型化
凸点工艺主要用于电气连接、机械支撑和散热。凸点（Bumping）工艺用于建立芯片和基板之间的电气连接、机械支撑，同时起到散热通道作用，通常分为焊料凸点、金凸点、铜凸点、铜柱凸点和其他新型凸点等类型，可在晶圆或基板上制备。
焊料凸点（C4 ）：制备方法包括蒸镀（较早）、电镀（常用）、印刷（常用/低成本）等，过去常用PbSn合金，由于环保要求，目前逐步使用SnAgCu等无铅材料；
金凸点和铜凸点：制备方法主要是电镀和钉头凸点；
铜柱凸点（C2 ）：采用铜柱+Sn帽，可减少焊料熔化时的形变，提高连接密度，降低凸点间距，制备方法与焊料凸点类似。
凸点工艺持续微型化，电镀工艺适用于小节距凸点。随着IC集成度的提高、IO/数量的增加，凸点尺寸、间距和高度都在下降，尺寸和成本是Bumping工艺选择的重要影响因素。HBM主要采用microbumping工艺制备微凸点，采用电镀法制备微凸点。根据《先进倒装芯片封装技术》，对于极细节距凸点，电镀是成本效益最好的工艺，良率最高，且对小尺寸凸点电镀速度快，凸点密度高。
减薄：TBDB提高良率及性能
TBDB 能够提高产品良率和性能。超薄晶圆的机械强度低，翘曲度高，为了解决其支撑和传输中的高碎片率问题，同时提高产品良率和性能，通常采用临时键合和解键合工艺（TBDB）。
临时键合：常用方式包括干膜、胶水两大类，主要步骤包括键合介质涂覆、前烘固化、晶圆与键合载片对准、真空热压等。
解键合：常用方式包括UV照射（针对UV干膜）、机械剥离（针对热熔胶）、热滑移剥离（针对热熔胶）和激光剥离（针对激光胶），主要步骤包括翘曲矫正、热解滑移（或其他方式剥离）、晶圆清洗等步骤
(3) 减薄：CMP 涉及多种耗材
CMP 工艺涉及多种变量及耗材。化学机械研磨（CMP）工艺结合化学反应和机械研磨去除沉积的薄膜，是一种表面全局平坦化技术，可用于晶圆抛光（几μm的硅被去除）、平坦化（材料去除量约1μm或更少）等工序。CMP工艺对于集成金属和介质层、双大马士革工艺互连十分重要，根据Preston公式，如何保证晶圆面上的加压、晶圆与研磨垫之间研磨速度的均匀性是关键。此外，CMP工艺涉及多类耗材，如研磨液、研磨垫、固定环、调节器等。
(4) 堆叠/ 填充：TCB 应用广泛
TCB 目前广泛应用于 HBM 产品。根据《微电子封装技术》，依赖回流焊的倒装键合方式在40-50μm节距仍可工作，但更小节距将会面临可靠性问题，复杂多芯片键合的良率可能较低。热压键合（ TCB ）可提高精度，可支持 10μm 甚至更小节距的键合， 12 堆栈 HBM 依然使用 TCB 。
倒装键合：速度快、成本低，随着芯片和基板膨胀及冷却，热膨胀系数的差异会导致翘曲。
TCB：相同I/O间距下电气性能更好，封装厚度更薄，减少基板翘曲，确保均匀粘合，几乎没有缝隙和污染。
堆叠/ 填充：TCB 应用广泛
贴放精度、加热/ / 降温速度是 TCB 设备的关键指标。TCB主要用于创建原子级金属键合，利用力和热促进原子在晶格间迁移，从而形成清洁、高导电性和坚固的键合。对于TCB设备，关键指标是贴放精度、快速加热/降温能力。TCB主要步骤包括，
1）在基板上喷涂助焊剂；2）贴片头（BondHead）捡起晶片迅速加热到临界锡球融化温度；3）相机对位后，贴片头把晶片精准贴放到基板的凸点阵列区；4）在基板与晶片凸点接触的瞬间，贴片头从压力敏感控制转为位置敏感控制，并迅速加热到锡球融化温度以上保持数秒，之后贴片头迅速冷却，使得上下凸点间的连接变为固相。
堆叠/ 填充：混合键合实现无凸点互连
混合键合是无凸点高密度互联技术。混合键合是指在一个键合步骤同时键合电介质和金属键合焊盘，属于无凸点永久键合的高密度互连技术，相比传统C4焊点和微凸点技术，主要优点包括，1）芯片间无凸点互连，降低寄生电感和信号延迟；2）芯片间超细间距互连，大幅增加通道数量；3）超薄芯片制备，大幅降低芯片厚度和重量；4）键合可靠性提高，大幅提升截面键合强度。混合键合可按键合材料分为Cu/SiO2和Cu/粘结剂键合，可按键合方式分为晶圆到晶圆（W2W）和芯片到晶圆（D2W）键合，下文将逐一介绍
堆叠/ 填充：混合键合实现无凸点互连
Cu/SiO2 、 Cu/ 粘结剂混合键合原理相似。节距小于10μm的情况下，Cu-Cu键合后的片间间隙很小，难以填充下填料，混合键合可分别实现Cu和Cu之间的键合、Cu周围介质和介质之间的键合，键合后的介质可起到下填料的作用，减缓热应力的同时保证更高的键合强度、散热能力和防止Cu凸点被腐蚀。
Cu/SiO2 混合键合：关键是得到平整度高、粗糙度小、亲水性的表面，键合前需激活SiO2表面，实现方式包括表面激活、直接键合、表面活化键合等。
Cu/ 粘结剂混合键合：与Cu/SiO2混合键合类似，只是使用粘结剂如BCB、PBO、PI等替代SiO2介质，粘结剂柔性更好，可在一定程度上容忍介质表面的微尘颗粒物。
堆叠/ 填充：混合键合实现无凸点互连
W2W/D2W 分别对于小尺寸/ / 大尺寸芯片具有成本优势。W2W将两个加工好的晶圆直接键合，流程相对简洁，目前是主要的混合键合方式。D2W先筛选出KGD，再单独键合至基础晶圆上，或者先重构到载体晶圆，然后再整体键合到基础晶圆。
W2W：优点包括，1）对准精度高，可实现非常小的互连间距；2）批量工艺，产量较大。不足包括，1）顶部和底部晶圆的尺寸需要相同，工艺灵活性有限；2）无法通过晶圆筛选甄别KGD，通常适用于高良率晶圆，一般对应小尺寸芯片，随着芯片尺寸增加，W2W的成本曲线变得较为陡峭。
D2W：优点包括，1）顶部和底部芯片的尺寸较为灵活；2）对于大尺寸芯片具有成本优势。不足包括，1）键合步骤较多，将会引入更多颗粒污染，对准误差概率增加；2）产量不高。
堆叠/ 填充：混合键合工艺条件较高
混合键合工艺条件较高，现处于起步阶段。虽然一些芯片制造商采用了混合键合，但目前工艺成本太高，无法大规模使用。混合键合对设备精度、工艺环境及表面质量等方面提出较高要求。
1）需要精准对齐并键合SiO2绝缘层与Cu接触点。
2）工艺环境需要class1 clean room。
3）待键合表面的粗糙度、晶圆翘曲度需要满足较高要求。
4）Cu-Cu键合和介质-介质键合二者常会相互干扰，需要兼顾两方面的键合要求。
堆叠/ 填充：MR-MUF 具备效率、良率、散热优势
MUF 技术大幅提升效率。底部填充的主要作用包括分散应力、增加芯片连接的刚度和强度、改善焊点的热疲劳可靠性等作用，主要工艺包括毛细流动型底部填充（CUF）、非流动型底部填充（NUF）、模塑底部填充（MUF），主要填充方式包括压力驱动式、非流动式和毛细驱动式。
CUF：目前主流工艺，由于多出流动填充、加热固化等步骤，生产效率不高，毛细流动通常较慢且不够充分，容易出现孔洞，随着芯片尺寸增加、焊点尺寸减小，上述问题更加明显。
NUF：工艺步骤减少，生产效率高，但填料少、热膨胀系数较高，固化物常有气泡和空洞等问题。
MUF：底部填充和芯片塑封通过一个步骤实现，大幅提高生产效率，提高封装的机械强度；
MUF技术实现条件包括尺寸更细小的填充粒子、优化树脂配方、在封装基板上设置排气孔等。
测试：HBM 测试存在诸多挑战
常规 DRAM 芯片测试包括晶圆级测试、封装级测试， HBM 测试则包括晶圆级测试、 KGSD 测试。
国内 HBM 有望加速扩产，关注设备国产替代机遇。
来源：全产业链研究
