内存带宽

堆叠芯片EDA,中国黑马蓄势待发!

在全球半导体产业进入“后摩尔时代”的今天,芯片性能的提升正面临前所未有的挑战。传统的制程微缩已逼近物理极限,5nm以下工艺的研发成本飙升至数十亿美元,而单颗大尺寸芯片的面积扩展又遭遇光罩极限与良率暴跌的双重制约。与此同时,AI、HPC、智能驾驶等新兴应用对算力

芯片 eda 内存带宽 tsv dft 2025-08-12 09:38  3

CXL的进展:尚未成熟

事实上,在开发 CXL 标准、基于该标准生产早期计算机硬件(内存模块和内存服务器)以及从该硬件获取一些性能数据方面确实取得了长足的进步。从性能数据中,现在可以确定哪些应用程序最适合使用基于 CXL 的内存子系统,哪些不适合。

cxl 内存带宽 handy ddr sdram 2025-05-27 09:33  9

HBM 4标准,发布!

JESD270-4 HBM4 的设计是超越先前 HBM3 标准的进化步骤,它将进一步提高数据处理速率,同时保持更高带宽、功率效率以及每个芯片和/或堆栈的更大容量等基本特性,因为更高的带宽可以实现更高的数据处理速率。

jedec hbm4 hbm 内存带宽 cadence 2025-04-17 09:32  13