算力芯片内供电：从横向扩展到垂直集成的系统级演化
从电压调节位置到热量提取路径，从互连金属材料到封装结构，由AI算力驱动的供电设计变化正推动芯片架构进入以背面供电、垂直集成、钼互连为核心的新阶段。
pdn
照片里的夏天有脚，总是不经意地轻巧出现
夏天对很多人来说，是个破坏与再生的季节。它常常不经意地撞进生活里，沿额不断低下的汗珠、突如其来的磅礴大雨而淋湿身体、干了又湿湿了又干的状态，诸如此类使你必须正视夏季已来到的强大存在感。
AI芯片的供电挑战
随着人工智能 (AI) 工作负载日益庞大、复杂，用于处理所有数据的各种处理元件对功率的需求也空前高涨。然而，高效可靠地提供这种功率，同时又不损害信号完整性或引入热瓶颈，却带来了半导体历史上最严峻的设计和制造挑战。
村田，不止MLCC
村田制作所（以下简称“村田”）以多层陶瓷电容器（MLCC）闻名于世，占据全球MLCC三分之一的市场份额，是高端MLCC领域的主导者，但其产品线远不止于此。
什么是好的“PDN”的PCB设计
当电容安装在PCB板上时，就会存在一个额外的回路电感，这个电感就与电容的安装有关系。回路电感值的大小是依赖于设计的。回路电感的大小取决于电容到过孔的这段线的线宽和线长，走线的长度即连接电容和电源/地平面长度，两个孔间的距离，孔的直径，电容的焊盘，等等。如图1所
四层板设计优化：去耦电容阵列与平面分割技巧及应用
在现代电子设计中，四层板电源完整性设计是确保电路稳定性和性能的关键环节。随着设备对电源噪声的敏感度不断提高，如何通过合理的去耦电容阵列设计和平面分割技巧来优化电源完整性，成为工程师们关注的重点。本文将结合捷配PCB的实际应用，深入探讨如何在四层板设计中实现高效
TEL(东京电子 )超越1nm
将涵盖那些能够推动逻辑晶体管和互连技术持续向1nm节点及更先进制程演进的工艺技术。衡量逻辑密度的关键指标是 “逻辑单元宽度 × 逻辑单元高度” 的乘积。栅极间距的微缩是逻辑单元宽度微缩的关键因素。为实现这一点，栅极长度、栅极侧壁宽度和接触特征尺寸的微缩是必要的