摘要：横向GaN高电子迁移率晶体管（HEMT）目前在中低功率转换应用中呈现出强劲的增长态势。要将这种材料体系拓展到更高电压等级，必须在器件结构设计与衬底技术上进行创新。本文总结了台湾研究团队在开发1500V击穿电压GaN HEMT器件方面的相关研究成果，该器件基于工

横向GaN高电子迁移率晶体管（HEMT）目前在中低功率转换应用中呈现出强劲的增长态势。要将这种材料体系拓展到更高电压等级，必须在器件结构设计与衬底技术上进行创新。本文总结了台湾研究团队在开发1500V击穿电压GaN HEMT器件方面的相关研究成果，该器件基于工程化衬底制备。

原文发布于：powerelectronicsnews杂志。

关键词：GaN HEMT, QST技术, 高电压

目前市售GaN功率HEMT器件主要采用GaN-on-Si技术，其最高工作电压通常在650V以下。然而，在向更高电压拓展的过程中遇到了不少挑战。GaN与Si之间存在显著的热膨胀系数（CTE）不匹配问题，导致外延层缺陷密度升高、晶圆翘曲严重，甚至薄膜开裂，从而影响器件的可靠性与良率。随着晶圆尺寸的增大，这一问题进一步加剧。

为克服上述问题，业内提出了多种替代方案，包括GaN-on-SiC与GaN-on-sapphire。虽然GaN-on-SiC已在射频与微波应用中实现商用，但SiC材料成本高昂，使其在多数消费类与工业级功率器件应用中缺乏经济可行性。而蓝宝石衬底成本较低，也已成功用于高压HEMT器件，但其导热性较差，在高功率应用中面临散热瓶颈。而理想的GaN本征衬底（GaN-on-GaN）则因大尺寸GaN衬底缺乏而受限。

Qromis推出的GaN-on-QST®平台是一种无应力、具备可扩展性的技术，其构造类似于SOI（硅绝缘体）结构。QST®衬底由多晶AlN陶瓷包覆多层工程结构层构成，顶部为单晶Si (111) 层，位于氧化层（BOX）之上，能够促进GaN/AlGaN外延层的优质生长。

该衬底符合SEMI规范，且具备CMOS晶圆厂兼容性。其显著优势在于热膨胀系数在从高温外延生长到冷却过程中的宽温区间内与GaN匹配，有利于晶圆尺寸和电压等级的同步扩展，后者由外延层厚度决定。在硅CMOS技术中，晶圆代工制造的普及大大推动了无晶圆设计企业的发展并释放了现有晶圆厂的产能。全球首家基于200mm GaN-on-QST®衬底制造650V增强型（e-mode）GaN HEMT器件的晶圆代工厂是世界先进（VIS）。此外，Qromis已将其衬底技术授权给信越化学（Shin-Etsu），任何具备晶圆厂能力的GaN企业均可采购该技术。

该研究在QST®衬底上的AlN成核层上方引入了超晶格（SL）缓冲层结构（见图1）。相比传统的GaN-on-Si结构，QST®衬底能够使用更薄但质量更高的缓冲层，从而改善器件的热学与电学性能。

图 1：MIS-HEMT GaN-on-QST® 的简化横截面示意图（来源：MDPI）

图1显示的是该MIS-HEMT器件的简化剖面图。所用AlN/GaN超晶格层厚度为2微米；其上为高电阻的碳掺杂GaN缓冲层（GaN:C），该层厚度在1–3微米之间变化，用于研究其对击穿电压的影响。

所制备的器件为耗尽型（d-mode）MIS-HEMT，阈值电压为-12.7V。图2显示了不同GaN:C层厚度器件的关断特性，并与标准GaN-on-Si器件进行了对比。

图 2：(a) GaN-on-QST® MIS-HEMT 在未掺杂的 GaN:C 缓冲层厚度变化时的关断特性，以及 (b) BV 与标准 GaN-on-Si 器件的比较（来源：MDPI）

图2分析结果显示：

GaN:C缓冲层越厚，击穿电压越高——3µm厚度实现了1500V的击穿电压。总缓冲层厚度为5µm（SL+GaN:C层）；

QST®衬底下的缓冲层相比传统Si衬底可减少1µm以上厚度即可实现相同BV；

在相同缓冲层厚度下，QST®衬底对GaN:C层的增益效应更明显，特别是在高击穿电压区间。

为深入理解该现象，研究团队进行了TCAD仿真分析。HEMT器件在高负偏栅压下，因陷阱辅助热发射（TA-TFE）机制，会产生显著的漏电流。这种机制下，栅下的能带发生弯曲，诱发电子-空穴对产生。空穴来自缓冲层中位错陷阱，电子则从漏极抽取。当空穴产生速率较低时，源漏间漏电增长较小；但随着复合过程增强，空穴浓度上升至接近碳掺杂浓度时，碳的钝化作用变弱，导致漏电增加。实验数据用于校准仿真模型，结果见图3与图4。

图 3：（a）GaN-on-SI MIS-HEMT 的关断状态模拟特性，以及（b）GaN-on-QST® MIS-HEMT 上的相同特性，对于相同的缓冲层，泄漏较低（来源：MDPI）

图3：对比了GaN-on-Si与GaN-on-QST® MIS-HEMT器件的关断仿真结果，后者在相同缓冲层下漏电更低。

图 4：(a) GaN-on-SI 和 GaN-on-QST® MIS-HEMT 的关断状态泄漏比较，以及 (b) 在较高漏极电压下 GaN-on-Si GaN:C 缓冲层中关断状态空穴浓度的增加（来源：MDPI）

图4：显示GaN-on-QST®器件在高漏极电压下漏电几乎不增加，说明该衬底使GaN:C缓冲层的效果更好，主要因其更低的位错密度和更优的外延质量，从而减少陷阱密度与漏电。

此外，研究还通过低温（5K）光致发光（PL）光谱验证材料质量。QST®样品在360 nm波长处显示更强更窄的峰值，表明晶体质量更优。相比之下，GaN-on-Si样品在可见光波段的强峰反映出较多深能级陷阱。

Qromis计划在2025年推出第二代QST®衬底，将原Si种子层替换为SiC以进一步减小与GaN的晶格失配，适用于6英寸和8英寸晶圆。未来还将采用GaN种子层，实现与外延GaN的完全匹配。此外，QST®技术支持更大尺寸GaN晶圆生产，信越化学近日宣布已开发出用于GaN外延生长的300mm专用QST®衬底。

Yole在其《Power GaN 2024》报告中指出，QST是一种专为高压GaN器件设计的工程化衬底，具备以下关键特性：

这些进展显示，QST不仅能在实验验证中支撑高击穿电压路径，更具备完整的商用演进路线，为GaN生态提供兼具成本、良率与尺寸扩展能力的新平台。

“GaN-on-QST®不是今天的终点，而是高压GaN生态的起点。”

*声明：本文由作者原创。文章内容系作者个人观点，宽禁带半导体技术创新联盟转载仅为了传达一种不同的观点，不代表本联盟对该观点赞同或支持，如果有任何异议，欢迎联系我们。

来源：宽禁带联盟