摘要：Marvell宣布推出一款全新的多芯片封装平台，旨在提升数据中心AI加速器芯片的性能并降低其成本。该平台现已投入生产，预计将为多芯片设计中使用的传统硅中介层提供更高效、更具成本效益的替代方案。
Marvell的最新创新技术能够创建比当前单芯片实现规模更大得多的多芯片加速器设计。
Marvell宣布推出一款全新的多芯片封装平台，旨在提升数据中心AI加速器芯片的性能并降低其成本。该平台现已投入生产，预计将为多芯片设计中使用的传统硅中介层提供更高效、更具成本效益的替代方案。
Marvell宣布此消息之际，其营收已达57.7亿美元，增长率达4.71%。
据称，该公司的最新创新技术能够创建比当前单芯片实现规模更大得多的多芯片加速器设计，从而有可能降低功耗并提高芯片集良率。Marvell 的方法涉及模块化 RDL（重新分布层）中介层，可实现更短的芯片间互连，从而提高性能并降低设计成本。
Marvell 高级副总裁兼定制云解决方案总经理 Will Chu 表示，先进的封装技术对于提升计算密度、管理 AI 基础设施中的功耗和其他性能因素至关重要。该技术已通过一家大型超大规模数据中心的认证，表明业界对该解决方案充满信心。
市场分析公司 TechInsights 预测 Chiplet 处理器的收入将大幅增长，凸显了先进封装技术对该行业发展的重要性。Marvell 的平台使用 RDL 中介层集成了硅片和高带宽内存堆栈，这与传统设计不同，它与单个计算芯片紧密贴合，并通过高带宽路径连接。
新的封装解决方案还允许集成无源器件以最大限度地降低信号噪声，并支持在单个封装中包含多个组件。这可以使超大规模计算企业更轻松地构建更复杂的AI设计。
Marvell 的战略包括与行业合作伙伴合作开发定制半导体设计，以优化数据基础设施的性能、效率和价值。该公司正积极与领先的超大规模计算厂商合作，开发定制的 XPU、CPU 以及其他设备。
今年年初，Marvell宣布，公司在定制AI加速器架构上取得突破，整合了CPO（共封装光学）技术，大幅提升服务器性能。
这种新架构能让AI服务器能力实现拓展，从目前使用铜互连的单个机架内的数十个XPU，拓展到横跨多个机架的数百个XPU。通过这一架构，超大云服务商将能开发定制XPU，实现更高的带宽密度，并在单个AI服务器内提供更长距离的XPU到XPU连接，同时具有最佳延迟和功率效率。
在该架构中，Marvell将XPU、HBM及其他芯片组一起，与Marvell 3D SiPho硅光引擎集成在同一基板上。通过集成光学器件，XPU之间的连接可实现更快的数据传输速率，传输距离是电缆的100倍。
谈到最新架构时，Marvell高级副总裁兼定制、计算和存储事业部总经理Will Chu表示：“将光学器件直接集成到XPU中，可将定制加速基础设施提升到新的规模和优化水平，超大规模企业必须提供这种水平才能满足AI应用日益增长的需求。”Marvell光学平台高级副总裁兼首席技术官Radha Nagarajan补充称，“硅光子技术对于扩展加速基础设施连接至关重要，可以满足带宽、互连距离、功耗等方面的需求。”
Marvell透露，Marvell CPO采用多代硅光子技术，该技术已投入使用八年多，现场运行时间超过100亿小时。
Marvell是全球ASIC的两大供应商之一，另一家则是博通——而后者也正在推进CPO技术布局。
台积电也于近期完成CPO与半导体先进封装技术整合，其与博通共同开发合作的CPO关键技术微环形光调节器（MRM）已经成功在3nm制程试产，代表后续CPO将有机会与高性能计算（HPC）或ASIC等AI芯片整合。业界分析，台积电目前在硅光方面的技术构想主要是将CPO模组与CoWoS或SoIC等先进封装技术整合，让传输信号不再受传统铜线路的速度限制，预计台积电明年将进入送样程序，1.6T产品最快2025下半年进入量产，2026年全面放量出货。
除此之外，英特尔、AMD、思科等均有在近年OFC展上推出CPO原型机，英伟达也曾展示了自家的CPO计划。
此外，今年年初，Marvell还展示了其首款用于下一代 AI 和云基础设施的 2nm 硅 IP。该芯片将采用台积电的 2nm 工艺生产，是 Marvell 平台的一部分，用于开发定制 XPU、交换机和其他技术，帮助云服务提供商提升其全球运营的性能、效率和经济潜力。
Marvell表示，鉴于预计每年 45% 的 TAM（Total Addressable Market，总可用市场） 增长，预计到 2028 年，定制芯片将占加速计算芯片市场的 25% 左右。
*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。
想要获取半导体产业的前沿洞见、技术速递、趋势解析，关注我们！
来源：半导体产业纵横一点号
