摘要：用于先进节点的扇出型面板级封装（FOPLP）曾受到可制造性和产量挑战的阻碍，但现在正成为一种有前途的解决方案，以满足行业对更高集成密度和成本效率的需求。

本文由半导体产业纵横（ID：ICVIEWS）编译自semiengineering

面板级封装具有可扩展性和成本效率，但满足先进节点工艺目标仍然是一项艰巨的挑战。

用于先进节点的扇出型面板级封装（FOPLP）曾受到可制造性和产量挑战的阻碍，但现在正成为一种有前途的解决方案，以满足行业对更高集成密度和成本效率的需求。

传统上，FOPLP 一直是消费电子、物联网设备和中端汽车系统中成本敏感型应用的首选解决方案。它能够以较低的成本在紧凑的外形中容纳多个芯片，使其成为集成成熟节点半导体的理想选择。

Yole Group 称，对于需要高量的应用，面板级封装比扇出型晶圆级封装可节省高达 20% 至 30% 的成本。这些节省主要来自于面板上更大的可用面积，从而可以同时处理更多的芯片。

在智能手机中，FOPLP 已用于电源管理 IC、射频模块和音频放大器，尤其是中端和入门级设备。同样，健身追踪器等早期可穿戴设备也利用 FOPLP 实现轻薄设计，同时又不牺牲基本功能。除了消费电子产品外，FOPLP 还广泛应用于物联网边缘设备，包括智能家居传感器和工业监视器，可扩展性和成本效益至关重要。汽车应用也受益于信息娱乐系统、连接模块和中等功率电子设备中的 FOPLP，在成本效益和这些环境所需的可靠性之间取得平衡。

“从器件封装的角度来看，FOPLP 最初专注于尝试通过在大型方形面板格式（而不是标准的圆形 300 毫米格式）上同时处理更多单元，使相对低复杂度、低成本的封装更便宜，”Amkor Technology 晶圆服务业务部高级副总裁 Doug Scott 说道。 “这使得扇出面板尺寸可以超过 600 毫米 x 600 毫米，用于器件封装。然而，随着 FOPLP 越来越针对高度复杂、非常昂贵的封装，由于精确的设备放置/可用性和分辨率规格，它可能会将面板尺寸推至 600 毫米 x 600 毫米以下。”

FOPLP 的优势在于节省成本、可扩展性和简化集成，长期以来，它一直是性能要求较低的应用中大批量生产的有效解决方案。随着行业转向高级节点封装，FOPLP 正逐渐成为潜在的竞争者。虽然 2.5D 中介层等竞争技术具有引人注目的性能优势，但其高昂的成本和技术挑战可能会限制其采用。

Lam Research高级技术总监 CheePing Lee 解释道：“FOPLP 通过在大型面板格式中封装更多芯片，比其他方法具有潜在的成本优势。” “它提供了处理各种材料和尺寸面板的灵活性，有可能提高生产率、提高产量，并在大批量制造环境中实现较低的拥有成本。然而，对于某些应用，有些挑战可能会抵消 FOPLP 的潜在成本节约，包括设备的初始成本、有限的供应链以及由于大尺寸格式而导致的加工产量问题。”

因此，虽然 FOPLP 带来了成熟的工艺和经过验证的功能，为实现先进节点提供了更具可扩展性和成本效益的途径，但先进节点的高密度和更严格的公差仍然需要解决长期存在的问题，例如翘曲、对准和工艺变化。推进 FOPLP 以满足这些需求需要在新材料、工具和方法上进行大量投资。另一方面，其较低的成本使 FOPLP 成为弥合尖端性能与大规模可制造性之间差距的独特而有吸引力的选择。

日月光集团高级总监曹立宏 在最近的一次演讲中表示：“扇出型封装的挑战在于如何管理更大尺寸的芯片和更高密度设计的复杂性，同时确保可制造性和成本效益。自动化在这里起着至关重要的作用，因为自动布线 IC 设计和自动生成器工作流程等工具可以将设计周期缩短一半，并优化芯片布局以提高产量，满足扇出型工艺固有的可变性和可扩展性需求。”

面板

FOPLP 的发展正从成本敏感型应用发展成为 AI、5G 和高性能计算 (HPC) 中先进节点封装的可行选择。这种转变是由对更高集成密度、更大封装尺寸和经济高效制造的需求推动的。然而，该技术仍然面临材料兼容性、产量提高和缺乏标准化方面的挑战，所有这些问题都必须得到解决才能得到更广泛的采用。

三星已经在部署用于先进节点的 FOPLP 方面取得了重大进展。其用于可穿戴设备的Exynos W920处理器采用了 5nm EUV 技术和 FOPLP。TrendForce 报道称，谷歌已在其 Tensor G4 芯片中采用了三星的 FOPLP，而 AMD 和 NVIDIA 等公司目前正在与台积电和 OSAT 供应商合作，将 FOPLP 集成到他们的下一代芯片中。这包括从晶圆级到面板级 2.5D 封装的过渡，特别是对于 AI GPU 和多芯片应用，更大的封装尺寸至关重要。与此同时，ASE Group 和 Powertech Technology Inc. (PTI) 等 OSAT 已将 FOPLP 的使用范围扩展到电源 IC 和 RF IC，以满足成本敏感型市场的需求。

TrendForce 分析师 Tom Hsu 表示：“AMD 在采用 FOPLP 制造先进节点芯片方面最为积极。谷歌也在与 OSAT 合作开发 FOPLP，但 OSAT 仍无法提供足够高的生产良率，使 FOPLP 成为传统节点的经济选择。”

台积电正在开发一种用于 FOPLP 的 515 毫米 x 510 毫米矩形基板，与传统的 12 英寸圆形晶圆相比，这种基板的可用面积可增加三倍。尽管台积电的努力仍处于早期阶段，但首席执行官魏哲家在最近的财报电话会议上承认，面板级扇出代表着一条有希望的未来道路。“我们正在研究面板级扇出技术，但目前它还不成熟。我个人认为至少还需要三年时间……我们正在努力，”魏哲家说。

Hsu 补充道：“群创和 ST Micro 从授权商处采用了 FOPLP 工艺封装，能够通过 FOPLP 在传统节点上获利。这种商业模式最近在 2023-24 年出现，并可能在未来几年扩大。TrendForce 预计，从 2026-2027 年开始，FOPLP 将在先进节点上得到更广泛应用，因为一旦使用 FOWLP 封装具有更大芯片尺寸的 AI 芯片不再具有经济效益。”

尽管早期采用者不多，但用于先进节点的 FOPLP 仍在发展中。该技术必须克服实现高密度应用的均匀性和精度的重大障碍，而超过光罩尺寸 10 倍的芯片尺寸仍然是一个挑战，只有在进一步投资材料、工具和工艺创新后才能取得突破。然而，随着三星和台积电等行业巨头对其潜力的投资，FOPLP 有望在下一代封装解决方案中发挥关键作用。

工艺创新

尽管前景光明，但向 FOPLP 的过渡需要对专为面板级制造而定制的新材料、工艺和设备进行大量投资。这些更大的面板需要精确的翘曲控制和材料一致性，以确保高密度设计中的可靠互连。

Promex首席执行官 Dick Otte 表示：“在大型面板上实现平面度的挑战仍然是关键问题。一旦封装上的 I/O 超过几百个，就需要良好的平面度。在整个回流过程中，焊点柱必须位于整个表面的电路板焊盘几微米以内，才能在所有需要连接的接头中实现高产量。”

此外，重分布层(RDL) 的进步和新电介质材料的集成对于提高可靠性和降低先进节点设计的功率损耗至关重要。

Onto Innovation光刻产品营销总监 Keith Best 表示：“高分辨率铜互连需要新的干膜光刻胶化学技术，以将 RDL 路线图从 5m l/s 扩展到 2m l/s。挑战在于支持镀层 RDL 结构所需的纵横比。例如，对于 2m l/s，光刻胶厚度至少需要为 6m，以支持 4m 镀层厚度。此外，整个面板的镀层均匀性必须在目标厚度的 +/-1.5m 范围内，以防止 RDL 桥接导致产量损失。或者，可以使用狭缝/槽式涂布机采用液体光刻胶来实现更高分辨率的 RDL。这两种方法都需要大量开发，以确定哪种方法最适合 HVM。”

此外，还有其他进展。Amkor Technology Portugal 研发总监 Eoin O'Toole 补充道：“FOPLP 中 RDL 处理材料和设备的最新进展显著提高了成本和性能。包括光刻胶和电介质在内的新型干膜现在支持更广泛的尺寸，电气性能和与厚金属层的兼容性都有所提高。在设备方面，等离子处理平台现在能够处理更大的面板，而可用于面板的 LDI 系统的日益普及正在降低曝光成本。此外，集群设备和先进的层压系统正在提高效率，即使在不平坦的表面上也能应用干膜。”

FOPLP 转型的关键推动因素之一是在封装过程的初始阶段将已知良好的芯片暂时粘合到载体面板上，以防止在最终模具封装步骤之前发生芯片移位。先进的粘合剂现在具有更高的热稳定性、更接近的 CTE（热膨胀系数）匹配和更好的粘合性。

“热膨胀系数低的材料在解决热失配和减少翘曲方面发挥了重要作用，”O'Toole 说道。“新的液态和粒状模塑化合物有望提高可靠性性能。”

此外，增强层和热固性聚合物提高了面板的平整度，确保了加工过程中更好的对准。

Amkor 的 Scott 表示：“与经过验证的圆形 300 毫米面板相比，非圆形大面板的金属沉积、电镀和蚀刻工艺的均匀性需要保持一致。面板预处理和后处理也需要定义，具体取决于具体的 FOPLP 处理步骤。”

缺乏标准阻碍采用

尽管扇出型面板取得了令人鼓舞的进展，但全面采用先进节点的道路并非没有重大障碍。将 FOPLP 缩放到面板尺寸加剧了机械挑战，特别是翘曲和对准问题。即使是轻微的错位也会导致影响产量和可靠性的缺陷。此外，要在这些大型且通常形状不规则的面板上实现一致的工艺均匀性，需要专门针对面板级应用定制的精密工具和先进材料。

“在大型面板上均匀电镀是最具挑战性的工艺步骤之一，”Lam Research 的 Lee 说道。“由于面板的尺寸、形状和翘曲，很难实现整个面板的均匀性，如果无法实现，可能会导致后续层出现地形问题。”

阻碍 FOPLP 更广泛采用的一个长期障碍是缺乏标准面板尺寸。与以 200 毫米和 300 毫米标准为主的晶圆级封装不同，不同制造商的面板尺寸差异很大，导致工具和设备设计不一致。通常必须为每种独特的面板尺寸开发定制解决方案。

“在晶圆级封装方面，我们已经趋近于标准尺寸，”ASE 的 Cao 说道。“但对于面板而言，缺乏标准化意味着制造商必须调整其设备以适应不同的尺寸。这增加了设计过程的成本和复杂性。”

“面板面临的最大挑战之一是尺寸缺乏标准化，这决定了系统设计的很大一部分，” Nordson Test & Inspection的计算机视觉工程经理 John Hoffman 说道。“对于晶圆，我们有 200 毫米和 300 毫米的标准，但面板差异很大。这种差异使系统设计变得复杂，特别是在处理和压平翘曲面板时。对于晶圆，真空吸盘可确保平整度，但对于面板，通常需要地形跟踪能力来应对起伏。”

SEMI 3D20 标准的出台是朝着解决这一问题迈出的一步。这些规范为面板特性提供了框架，使设备供应商能够设计与标准面板尺寸兼容的工具，从而减少昂贵的定制。然而，这些标准的广泛采用仍处于起步阶段，如今的面板尺寸范围从 650 毫米 x 650 毫米到 400 毫米 x 500 毫米，这给设备供应商带来了持续的挑战。

Amkor 的 Scott 补充道：“如果无法实现高产线利用率，FOPLP 的规模化将导致成本过高。由于大部分 FOPLP 产线无法与标准 300 毫米工艺互换，因此开放产能会导致投资回报问题。如果产线能够以高利用率运行，FOPLP 就是理想的解决方案，因为扩大 FOPLP 的初始投资可能超过 1 亿美元或 2 亿美元。”

弥合设计和制造差距

从设计角度来看，FOPLP 引入了跨越硅中介层和 PCB 类基板传统方法的复杂性。弥合这些不同的方法需要新的工具和协作框架来满足扇出型封装的独特需求。

Synopsys解决方案服务高级总监 Shawn Nikoukary 表示：“向 FOPLP 的转变代表着令人兴奋的发展，但它也需要衔接两种不同的方法。基板设计传统上使用类似 PCB 的工具，而硅中介层则依赖于芯片设计工具和签核流程。扇出型封装引入了两个领域的特性，创造了一个需要新工具和新方法的灰域。”

EDA 的进步在应对这些挑战方面发挥着至关重要的作用。人工智能驱动的解决方案通过应对多芯片系统的指数级复杂性、平衡热和电权衡以及实现迭代原型设计来帮助优化设计配置。

Synopsys 产品管理总监 Keith Lanier 表示：“先进封装的复杂性正在突破设计空间优化的界限。随着芯片尺寸、互连数量以及热和电气权衡需求的增加，我们看到对 AI 驱动解决方案的依赖日益增加。这些工具有助于管理指数级的设计空间，并支持对配置进行迭代探索，以优化性能和可制造性。”

然而，这些工具还必须与协同设计平台集成，以使系统级性能与先进的 FOPLP 要求保持一致。设计和测试团队之间的协作对于确保最终产品满足性能和可制造性标准至关重要。

Nikoukary 补充道：“综合协同设计平台对于将系统级性能与先进的 FOPLP 要求相结合至关重要。早期探索和对早期技术决策进行原型设计的能力绝对至关重要，尤其是在解决热点和 EMIR 问题方面。”

协作要求

像 FOPLP 这样的先进封装技术的挑战无法通过孤岛解决。跨生态系统的协作（包括材料供应商、设备供应商、OSAT 和系统集成商）对于克服技术、经济和物流障碍至关重要。

Onto 公司的 Best 表示：“与客户和供应商的合作对于解决 FOPLP 中的工艺均匀性、翘曲和对准等问题至关重要。通过合作，我们能够改进我们先进的光刻系统，以满足行业不断变化的需求。”

其他人也同意这一观点。Promex 的 Otte 表示：“整个生态系统的有效协作需要清晰的沟通和对技术需求和局限性的共同理解。最大的问题是没有人完全理解所有的选择及其含义。更好的沟通，尤其是跨国沟通，对于取得进展至关重要。口头或书面解释应始终以图画、照片或其他视觉方法为依据。”

然而，说起来容易做起来难。“从根本上讲，基板和 PCB 工程师的工作环境与传统芯片设计师的工作环境之间存在显著差异，”Nikoukary 解释道。“基板和 PCB 团队通常在 Windows 环境中工作，并使用专为封装和 PCB 模拟而设计的工具，而芯片设计师则扎根于 Linux，需要芯片设计和签核模拟工具。弥合这一差距一直具有挑战性，特别是在培训基板工程师适应全新工具、方法和先进封装所需的基于 Linux 的工具时。”

差异不仅仅在于软件环境。Synopsys 的 Lanier 表示：“设计规则的定义和应用方式也存在脱节。硅晶圆代工厂和封装公司对设计规则的处理方式完全不同。虽然存在一些标准，但我们仍然需要更好地协调，以确保这些规则满足新兴设计的需求并实现跨领域的无缝集成。”

结论

扇出面板级封装有望在未来的先进半导体封装中发挥变革性作用。随着人工智能、5G 和高性能计算等技术对集成密度和成本效率的要求越来越高，FOPLP 提供了一种可扩展且经济高效的传统晶圆级封装替代方案。然而，其广泛采用取决于克服大面板翘曲、对准和工艺均匀性等挑战。

标准化和协作对于 FOPLP 未来的成功至关重要。目前，整个行业缺乏一致的面板尺寸和设计规则，这增加了复杂性和成本。SEMI 3D20 等努力旨在解决这些差距，为面板特性提供规范并实现更广泛的设备兼容性。同时，OSAT、材料供应商和 EDA 工具供应商之间的更深入合作对于完善协同设计平台、提高可制造性和缩短开发时间至关重要。

展望未来，FOPLP 有望扩大其在基于芯片的设计中的作用，为大批量应用中的多芯片系统提供成本和性能优势。随着材料、设备和工艺方法的不断创新，FOPLP 完全有能力弥合尖端性能与可制造性之间的差距。随着行业利益相关者就标准达成一致并加速合作，FOPLP 可能成为下一代封装的基石。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。

来源：半导体产业纵横