摘要：当地时间2025年1月15日，美国商务部工业与安全局（BIS）发布了一项临时最终规则（Interim Final Rule，简称“IFR”），修订了《出口管理条例》（Export Administration Regulations, EAR），并针对先进计算

当地时间2025年1月15日，美国商务部工业与安全局（BIS）发布了一项临时最终规则（Interim Final Rule，简称“IFR”），修订了《出口管理条例》（Export Administration Regulations, EAR），并针对先进计算集成电路（Advanced Computing Integrated Circuits, IC）提出了额外的尽职调查程序要求。该规则的重点是为代工厂（Front-End Fabricators）和外包半导体组装与测试（Outsourced Semiconductor Assembly and Test, OSAT）公司在遵守EAR关于供应链中先进计算芯片的规定方面提供指导。该临时最终规则于当地时间2025年1月15日生效，无合规缓冲期。此外，BIS对此次IFR设立了为期90天的公众意见征求期限。

笔者理解，毫无疑问，此次115规则是对2022年1007规则、2023年1017规则以及2024年122规则的延续，其核心目标在于进一步强化和完善对中国获取提升军事实力的高端芯片的限制，以维持管控措施的有效性，填补现有漏洞，并确保管控机制的长期稳健执行。但更为值得关注的是，此次规则反映了BIS在管控思路上的重要转变。与以往更侧重产品特性或使用场景的规则不同，此次BIS采取了更“务实”的视角，从产业链实际情况切入实施管控。具体而言，在当前阶段，中国在先进计算芯片的设计能力上已取得显著进展，但在将设计转化为实际芯片的代工环节以及先进封测环节仍然存在明显短板（例如高端AI芯片所依赖的台积电CoWoS技术）。因此，此次规则针对代工和封测的短板施加更严格的控制，通过限制关键环节来间接实现对先进计算芯片的整体管控。

一、规则要点

1. 对16/14nm及以下节点逻辑芯片或非平面架构逻辑芯片产品实施更广泛的许可要求，除非符合指定条件。

2. 修订许可例外：确保仅对涉及“批准”或“授权”IC设计公司的交易适用许可例外。

3. 创建新的白名单以及增加、修改和移除程序：设立“经核准的IC设计公司（approved IC designers）”和“经核准的OSAT公司（approved OSAT companies）”名单。

4. 创建新的风险交易报告程序：对为“授权集成电路设计者（authorized IC designers）”生产先进计算集成电路的“代工厂”提出新的报告要求，以及新的KYC尽职调查表。

5. 定义更新：更新第772.1节中关于动态随机存取存储器（DRAM）芯片的“先进节点集成电路”的定义。

6. 修订实体清单脚注5外国直接产品规则以及其他管控细节。

二、规则解读

（一）关键定义更新

1. 先进节点芯片

先进节点芯片包括满足以下任何标准的集成电路：

（1）使用非平面晶体管架构逻辑芯片或技术节点为16/14nm及以下的逻辑芯片；

（2）具有128层及以上的NAND存储芯片；或

（3）具有以下特征的DRAM存储芯片：

a. 存储单元面积小于0.0026µm2；

b. 存储器密度大于每平方毫米0.20千兆位（gigabits）；或

c. 每个芯片的硅通孔超过3000个。

在现有对DRAM产品的“先进节点”定义中额外增加一项技术门槛指标，即每片die具有3000个以上硅通孔，进一步封堵通过分离dram流片、堆叠、封装工艺环节，进而绕开相应先进制程认定的可能性。此外，BIS强调“存储密度”的计算方法是以构成DRAM的单芯粒或封装/堆栈的容量（以千兆位为单位）除以相关面积。对于单芯粒，相关面积是指芯粒的面积。对于封装或堆栈，相关面积是指封装或堆栈的占地面积（单位为平方毫米）。如果堆栈包含在封装中，则使用封装的占地面积（即俯视面积）。

2. 适用的先进逻辑芯片

“适用的先进逻辑芯片（Applicable advanced logic integrated circuits）”是采用16/14n及以下节点生产或采用非平面晶体管架构生产的逻辑芯片。

3. 近似晶体管数量

芯片的“近似晶体管数量（approximated transistor count）”是芯片的“晶体管密度”乘以以平方毫米为单位测量的芯片面积。芯片的“晶体管密度（transistor density）”是用于制造芯片的工艺节点每平方毫米可以制造的晶体管数量。

要计算芯片的“近似晶体管数量”，代工厂或封测厂有两种选择：

（1）代工厂或封测厂可以采用“芯片的工艺节点的晶体管密度×芯片的面积”。该方法下的数值可能明显高于真实的晶体管数量，但如果数值低于本次115规则所指定的晶体管阈值，那么代工厂或封测厂可以确信所讨论的芯片不会超过该阈值。

（2）为了裁定边缘案例（即特殊情况），代工厂或封测厂可以使用标准设计验证工具，通过GDS文件估算芯片上晶体管的数量。注意，估算时不仅要将“主动晶体管（例如用于实际运算的晶体管）”，还需要将“被动晶体管（例如电源管理或信号处理等一些可能用于其他功能的晶体管）”纳入估算范围。

4. 汇总近似晶体管数量

汇总近似晶体管数量（Aggregated approximated transistor count）是指最终封装在每个“适用的先进逻辑芯片（Applicable advanced logic integrated circuits）中，使用16/14nm及以下节点生产或使用非平面晶体管架构生产的逻辑芯片的“近似晶体管数量（approximated transistor count）”的总和。

即，如果一个“适用的先进逻辑芯片”封装里有多个芯片（例如chiplet技术），笔者在计算晶体管数量时须把封装内所有使用16/14nm及以下节点或使用非平面晶体管架构制造的逻辑芯片的晶体管数量进行相加。

5. 前端制造厂商

前端制造厂商（Front-end fabricator）是指为生产集成电路提供前端制造服务的公司，此类公司将通过光刻、蚀刻和沉积等工艺在晶圆表面制造电路。在本文中，“前端制造厂商”将简称为“代工厂”。

6. 外包半导体封装与测试

外包半导体封装与测试”（OSAT）是指为半导体公司提供第三方集成电路生产和测试服务的公司，负责组装、封装和测试集成电路和其他半导体器件。

（二）广泛的许可证要求与可反驳的3A090.a推定

BIS在近期调查执法过程中发现：一部份潜在空壳公司利用代工厂和OSAT尽职调查程序的漏洞，通过虚假陈述其芯片性能来逃避对先进计算集成电路的管制。因此，BIS认为代工厂“仅仅依靠最终用户或其他交易方的证明的方式来确认ECCN是远远不够的”。

本次IFR中，BIS在ECCN 3A090.a中增加了注释1，明确告知代工厂或封测厂在代工交付出口、再出口或转让（在国内）16/14nm及以下节点的非平面架构逻辑芯片时，可推定该芯片归类为ECCN 3A090.a，并为数据中心设计或销售。除非这一推定被推翻，否则代工厂和封测厂必须遵守适用于ECCN 3A090.a的管控要求。笔者理解，该推定将对中国逻辑芯片设计厂商产生重大影响——不再局限于AI芯片，凡是16/14nm及以下节点的非平面架构逻辑芯片，例如某国产10/12nm制程的手机处理器、某国产5nm智驾芯片、某国产7nm制程的通信芯片、某国产8nm智能设备芯片、某国产12nm通用桌面处理器芯片、某国产12nm存储控制芯片，都将被推定归类为ECCN 3A090.a，除非符合下列任一情况以推翻该推定：

（1）该芯片的设计者是“经核准的芯片设计者（approved IC designer）”或“经授权的芯片设计者（authorized IC designer）”，并且提供芯片技术参数数据表或其他“总体处理性能”和“性能密度”证明材料。

a. “经核准的芯片设计者（approved IC designer）”是当前已经通过美国政府的审查的芯片设计公司，例如AMD、Nvidia、瑞昱、联发科等。虽然未明确对芯片设计厂商的所在国家提出明确要求，但笔者理解中国逻辑芯片设计厂商获得经核准的芯片设计者身份具有一定难度，通过可能性仍然有待观察。

b.在2026年4月13日之前，“经授权的芯片设计者（authorized IC designer）”包括所有：1）总部位于台湾或A:1或A:5国家组，且自身和最终母公司均不位于澳门或D:5国家组；以及2）其交易须遵守EAR中的报告要求。但在2026年4月13日之后，符合前述标准的芯片设计公司必须向美国商务部提交申请，才能继续保留经授权的芯片设计者（authorized IC designer）身份，该身份有效期为180天。需要注意得是，BIS同时指出在2026年4月13日之后，成为“经核准的芯片设计者（approved IC designer）”是获得豁免的主要途径。笔者理解中国逻辑芯片设计厂商无法适用该路径。

（2）芯片在澳门或D:5国家组之外进行封装，且代工厂可以证明：

a. 最终封装芯片的“汇总近似晶体管数量（aggregated approximated transistor count）”低于300亿个晶体管，或

b. 最终封装芯片不包含高带宽存储器(HBM)，且最终封装芯片的“汇总近似晶体管数量（aggregated approximated transistor count）”：1）低于350亿个晶体管，在2027年完成出口、再出口或转移（国内）；或2）低于400亿个晶体管，在2029年或之后完成出口、再出口或转移（国内）。

如果是由代工厂在D：5或澳门以外的地点自行完成封裝（例如台积电CoWoS封装技术），如此时代工厂将明确知道最终封装的芯片是否超过上述规定的适用晶体管阈值，因此前端制造商不需要完全依赖客户的信息，可以自行对芯片的技术参数进行可信、可靠的评估。

笔者理解，绝大多数中国逻辑芯片设计厂商可以通过该路径在海外完成芯片流片，但同样将面临海外代工厂更为严苛的调查程序和合同条款：300亿个晶体管门槛值较高，当前国内主流16/14nm及以下节点的非平面架构逻辑芯片产品的晶体管数量无法达到该门槛值。能达到该门槛值的芯片通常是高度集成和先进工艺的芯片，用于支持复杂计算和并行任务处理，通常用于高性能工作站或数据中心。典型产品有：英伟达的H100、昇腾910C（公开信息推测）等。

（3）芯片由“经核准的封测者”封装，且该封测厂证明：

a. 最终封装芯片的“汇总近似晶体管数量”低于300亿个晶体管；或

b. 最终封装芯片不包含高带宽内存(HBM)，且最终封装芯片的“汇总近似晶体管数量”：1）低于350亿个晶体管，在2027年完成出口、再出口或转移（国内）；或2）低于400亿个晶体管，在2029年或之后完成出口、再出口或转移（国内）。

（三）代工厂的报告要求

1. 内容要求

为“经授权的芯片设计者”生产归类为ECCN 3A090.a芯片的代工厂应向BIS提交报告。注意，报告义务限于1）客户为经授权的芯片设计者；和2）代工厂。代工厂必须收集以下信息，并将其包含在向BIS提交的每份报告中：

（1）经授权的的芯片设计者的名称、地址和联系人；

（2）代工厂名称和地址必须出现在每页的顶部；

（3）EAR§743附录2的最终用户KYC调查表；

（4）报告季度内代工厂向经授权的芯片设计者销售的归类在ECCN 3A090.a下的每类芯片的描述，包括以下所有内容：

a. 归类在ECCN 3A090.a下的芯片的设计者；

b. 归类为或被推定为ECCN 3A090.a芯片的产品名称、型号（如果已知）；及

c. 报告季度内代工厂向集成电路设计者销售的归类在ECCN 3A090.a下的数量。

2. 报告时间要求

代工厂应在2025年5月31日之前提交第一份报告，报告应涵盖本规则生效后至2025年4月30日期间的归类为ECCN 3A090.a芯片的任何出口、再出口或转让（国内）交易。2025年5月31日之后，报告应根据本节第（c）（2）段的规定提交。代工厂必须为每个报告期提交一份报告。报告期有如下四个：

（1）5月1日至7月31日；

（2）8月1日至10月31日；

（3）11月1日至1月31日；和

（4）2月1日至4月30日。

每份报告应在相关报告期结束后30天内提交。

（四）修订AIA和ACM许可例外

旨在确保ECCN 3A090.a，ECCN 5A002.z.1.a、z.2.a、z.3.a、z.4.a、z.5.a以及ECCN 5A992.z.1只在由经核准或经授权的芯片设计者设计时，才有资格适用AIA和ACM许可例外。此外，与AIA许可例外、ACA许可例外的修订保持协同，本次IFR还要求“代工厂”对“经核准的芯片设计者”或“经授权的芯片设计者”进行持续的技术和KYC尽职调查，并将其结果报告给BIS。该举措旨在确保BIS拥有有关上述实体的最新信息，能够根据报告的任何相关信息采取行动，包括用于评估某实体是否可被认定为“经核准的芯片设计者”或“经授权的芯片设计者”。

1. AIA（人工智能授权）许可例外

本次IFR对AIA许可例外对三类符合条件商品增加了要求，这三类商品的ECCN分别为：1）3A090.a；2）5A002.z.1.a,z.2.a,z.3.a,z.4.a,z.5.a；以及3）5A992.z.1。前述3类商品只有在由“经核准的芯片设计者”或“经授权的芯片设计者”设计的情况下，才可以适用AIA许可例外。

这一要求旨在确保代工厂和其他寻求使用AIA许可例外的实体只有在与转移风险较低的实体合作时才能适用AIA许可例外。

2. ACM（先进计算制造）许可例外

与AIA许可例外的修订保持一致，本次IFR对ACM许可例外对三类符合条件商品增加了要求，这三类商品的ECCN分别为：1）3A090.a；2）5A002.z.1.a,z.2.a,z.3.a,z.4.a,z.5.a；以及3）5A992.z.1。前述3类商品只有在由“经核准的芯片设计者”或“经授权的芯片设计者”设计的情况下，才可以适用ACM许可例外。

这一要求旨在确保代工厂和其他寻求使用ACM许可例外的实体只有在与转移风险较低的实体合作时才能适用ACM许可例外。

（五）创建新的白名单以及增加、修改和移除程序

本次IFR在EAR§740新增附录6和7以创建两个新的白名单：经核准的芯片设计者（approved IC designers，EAR§740附录6）和经核准的封测厂（approved OSAT companies，EAR§740附录7）。

需要注意的是：

（1）需要注意的是，经核准的芯片设计者和经核准的封测者身份均无法“自动获得”，需要接受美国商务部与其它出口管制机构的联合审查。

（2）经核准的芯片设计者、经核准的封测厂身份以及是否授予该身份的决策都基于最新信息。因此经核准的经核准的芯片设计者和经核准的封测厂名单可能会被全部或部分修改、暂停或撤销。申请人在在申请或修改请求中提交的信息被视为构成对现有事实或情况的持续陈述（并非当前时间节点下，应对未来情况作出承诺）。与名单核准有关的任何重大或实质性变更都必须及时报告给BIS，无论申请人是否已获批准或仍在接受审查中。

1. 经核准的芯片设计者名单

最终用户审查委员会（ERC）的代表机构在决定哪些实体可以列入经核准的芯片设计者名单时，评估了各种国家安全和外交政策因素，包括：

（1）经核准的芯片设计者（approved IC designer），是当前已经通过美国政府的审查的芯片设计公司，例如AMD、Nvidia、瑞昱、联发科等。值得注意的是，“经核准的芯片设计者”并未像“经授权的芯片设计者”一样明确要求不得位于澳门或D：5国家组国家。但从审查标准角度看，笔者理解国内逻辑芯片设计厂商获得“经核准的芯片设计者（approved IC designer）”具有一定难度，通过可能性仍然有待观察。

（2）经授权的芯片设计者（authorized IC designer），在2026年4月13日之前（过渡期），经授权的芯片设计者包括所有：1）总部位于台湾或A：1或A：5国家组，且自身和最终母公司均不位于澳门或D：5国家组；以及2）其交易须遵守EAR中的报告要求。但在2026年4月13日之后，符合前述标准的芯片设计公司必须向美国商务部提交申请，才能继续保留经授权的芯片设计者（authorized IC designer）身份，该身份有效期为180天。需要注意得是，BIS同时指出在2026年4月13日之后，成为“经核准的芯片设计者（approved IC designer）”是获得豁免的主要途径。国内逻辑芯片设计厂商，包括部署在海外的子公司，均无法获得经授权的芯片设计者身份。

2. 经核准的封测者名单

最终用户审查委员会（ERC）的代表机构在决定哪些实体可以列入经核准的封测者名单时，同样评估了各种国家安全和外交政策因素，包括：

经核准的封测者（approved OSAT companies）是总部不位于澳门或D：5国家组，且通过BIS协同其它出口管制机构的逐案审查的实体，无法自动获得。若要申请加入“经核准的封测者”名单，计划测试、组装或封装由“经核准的芯片设计者”设计的达到或超过3A090.a技术门槛的封装厂必须向BIS提交咨询意见进行申请。

值得注意的是，在本次IFR列出的经核准的封测者名单中均只列出的母公司名称，笔者观察到部分经核准的封测者在中国大陆亦有封测厂，虽然BIS在本次IFR中未明确说明经核准的封测者身份是否会基于股权/控制关系向下延伸，例如经核准的封测者在中国大陆的封测厂也属于经核准的封测者，但根据笔者目前已知的信息，经核准的封测者身份会从母公司延伸至具体封测工厂，位于中国大陆的封测厂亦被认定未经核准的封测者。

（六）修订实体清单脚注5外国直接产品规则以及其他管控细节

本次新规在EAR § 734.4【最小占比规则】、734.9（a）节【外国直接产品规则】、744.11节【针对实体清单的许可证要求】等处进行细节修订，以修订管制范围、并进一步扩充外国直接产品规则。

1. 管制范围修订

针对“半导体设备0%最小占比规则”及相关的“半导体设备FDP规则”，BIS将受到特定最小占比或外国直接产品规则管控的半导体设备产品范围修改为“ECCN 3B001.a.4, c, d, f.1, f.5, f.6, k to n, p.2, p.4, r, 3B002.c”，增加了此前遗漏的ECCN 3B001.f.6（与深紫外浸没式光刻设备相关）。同理，针对“实体清单脚注5 0%最小占比规则”及相关的“实体清单脚注5 FDP规则”，BIS也将受到实体清单脚注5外国直接产品规则管控的半导体设备产品范围做了一致性更改。

2. 修改实体清单脚注5外国直接产品规则

BIS将“实体清单脚注5 FDP规则”修改为“实体清单脚注5和先进节点集成电路生产FDP规则”，并管控向以下最终用户提供受该FDP规则限制的物项——实体清单脚注5所列主体/位于中国（包括港澳）或其他国家组D:5所列目的地生产先进节点集成电路设施的实体。具体而言，如果知道以下情况，外国生产产品满足该规则的最终用户条件：

（1）外国生产产品将被并入【实体清单脚注5主体/位于中国（包括港澳）或其他国家组D:5所列目的地生产先进节点集成电路（logic或DRAM）设施的实体】生产、购买或订购的任何部件、组件或设备中；

（2）外国生产产品的交易链路各方（包括买方、中间收货人、最终收货人、最终用户）是【实体清单脚注5主体/位于中国（包括港澳）或其他国家组D:5所列目的地生产先进节点集成电路（logic或DRAM）设施的实体】。

笔者理解：

（1）BIS此前仅对中国等国家或地区的先进节点集成电路（logic或DRAM）生产商进行生产行为的最终用途限制（受EAR管辖的特定物项不能给到相关生产商）或美国员工从业限制，而此次新规对中国等国家或地区的先进节点集成电路（logic或DRAM）生产商进行进一步域外管控，通过外国直接产品规则扩大了相关生产商受限的半导体设备的范围，只要交易方知道特定非美国生产的半导体设备是运往上述生产商，无论上述生产商是否被列入实体清单，均会导致相关设备受到美国EAR管辖，并需要向BIS申请许可证。

（2）由于BIS修订了先进DRAM的界定标准，在DRAM芯片满足特定先进标准的情况下，DRAM芯片的流片、堆叠、封装工艺过程也将受到先进节点集成电路的相关管控限制。若DRAM芯片符合先进节点标准，将受到生产行为的最终用途限制（受EAR管辖的特定物项不能给到相关生产商）或美国员工从业限制。

（3）BIS通过扩充实体清单脚注5外国直接产品规则的最终用户范围，对中国等国家或地区的先进DRAM生产商进行进一步域外管控，扩大了相关生产商受限的半导体设备的范围，即通过外国直接产品规则大幅扩张先进DRAM生产商受限的生产工具范围，这系列限制措施均可能对国产DRAM芯片（以及HBM产品）厂商生产工具供应链的稳定性造成威胁。

3. 修订ECCN

本规则在ECCN3B001.f、3B993.f、3D992、3D993、3E992 和 3E993中新增段落，管控深紫外光刻设备相关组件、软件、技术，并修订了相关表述，增加“专门设计”等描述，细致化管控要求。

特别声明：

大成律师事务所严格遵守对客户的信息保护义务，本篇所涉客户项目内容均取自公开信息或取得客户同意。全文内容、观点仅供参考，不代表大成律师事务所任何立场，亦不应当被视为出具任何形式的法律意见或建议。如需转载或引用该文章的任何内容，请私信沟通授权事宜，并于转载时在文章开头处注明来源。未经授权，不得转载或使用该等文章中的任何内容。

本文作者

来源：大成律动