摘要：在硬质载板球栅阵列芯片封装一文中，详细介绍了硬质载板。本文介绍剩余的两种主要封装形式，分述如下：

半导体工程师 2025年01月25日 10:28 北京

在硬质载板球栅阵列芯片封装一文中，详细介绍了硬质载板。本文介绍剩余的两种主要封装形式，分述如下：

软质载板芯片封装

无载板芯片封装

扇出型封装的工艺详解

软质载板芯片封装

在芯片封装领域，软质载板作为一种重要的封装材料，因其独特的性能优势而被广泛应用于各类电子产品中。以下是关于软质载板芯片封装的详细分述：

软质BGA载板的制造工艺

软质BGA载板，也被称为柔性或挠性载板，主要材料为高分子软质卷带材料聚酰亚胺(Polyimide, PI)。这种载板通过在卷带上的金属铜层制作出图案线路及金属引脚，再将芯片贴装在软质载板上，与金属电路相连接，从而实现了芯片与电路板的柔性连接。

卷带式自动接合技术(Tape Automated Bonding, TAB)最早由通用电气(GE)于20世纪60年代提出，为软质载板的应用提供了技术支持。软质载板封装具有诸多优点，如可挠性的空间转换、厚度薄、接脚间距小且能提供高I/O接点数等。这些优点使得软质载板特别适合于应用在重量轻、体积小的电子产品中。

软质BGA载板的生产流程包括一系列复杂的工艺步骤，如材料准备、线路制作、引脚制作、芯片贴装和键合等。

这种载板适合于高I/O接点数的封装形式，I/O接点数可达到200~1000个。芯片的连接可以采用倒装芯片的方式与引脚热压来做键合。软质BGA载板封装的主要特点包括具有空间转换性、有利于芯片薄型化、成本较低等。然而，它也对热度和湿度较为敏感，尺寸变化大，且自动校准偏差相比其他BGA载板封装类型较大。

TCP在芯片封装中的应用

卷带软质载板封装(Tape Carrier Package, TCP)作为一种成熟的封装技术，已经应用了很长时间。目前，TCP主要用于连接显示屏的驱动芯片，成为移动电子产品中不可或缺的功能部件。随着电子产品显示器的高清化趋势日益明显，显示器模组的市场需求不断增大，这也直接带动了显示器模组封装所需的软质载板的需求增加。

其中，CoF (Chip on Flex)和CoG (Chip on Glass)作为TCP的两种重要应用形式，其需求量也快速增长。CoF技术将芯片直接封装在柔性载板上，而CoG技术则将芯片直接封装在玻璃基板上。这两种技术都充分利用了软质载板的柔性特性，为电子产品提供了更加灵活和高效的连接方式。

无载板芯片封装

无载板芯片封装技术是一种创新的封装方法，它摒弃了传统的载板，直接将裸片通过特定的连接技术如引线键合或倒装芯片等方式连接到PCB（印刷电路板）上。

这一技术主要分为“扇入式”和“扇出式”两种类型。

扇入型封装工艺

扇入型封装工艺以其低廉的晶圆生产制造及测试成本，提供了最小化封装尺寸的解决方案。它特别适用于I/O（输入/输出）接点数相对较少的应用场景，如便携式产品中常见的轻薄短小器件。

扇入型封装的工艺特点在于其芯片尺寸封装方式，有效地缩减了封装面积。由于数据传输路径短，该工艺具有高稳定性。电路线路的密度增加及传输距离缩短，使得数据传输的频宽得以提升，同时减少了电流损耗，从而进一步增强了数据传输的稳定性。

扇出型封装工艺

扇出型封装技术则解决了扇入型封装在I/O接点数量上的限制。它通过在芯片尺寸以外的区域进行I/O接点的布线设计，从而大幅提高了I/O接点的数量。这一技术采用了RDL（重布线层）工艺，使得芯片可用的布线区域得以扩展，充分利用了芯片的有效面积，进而降低了成本。

扇出型封装技术的核心优势在于其高密度布线制造工艺，能够形成功率损耗更低、功能性更强的芯片封装结构。这使得系统级封装（SiP）和3D芯片封装等领域更愿意采用扇出型晶圆级封装工艺。例如，德国英飞凌开发的嵌入式晶圆级球栅阵列（eWLB）技术，以及台积电（TSMC）的整合式扇出型晶圆级封装（InFO）技术等，都是扇出型封装技术的杰出代表。

由于扇出型封装技术的成本相对较低且功能性强大，它正逐步被市场所接受。例如，苹果公司已经在A12处理器中采用了扇出型封装技术进行量产。

扇出型封装的工艺详解

扇出型封装技术是一种先进的芯片封装方法，它通过扩展芯片外部的布线区域，有效提高了I/O接点的数量，并优化了信号传输性能。

根据重布线的工序顺序和芯片的放置方式，扇出型封装主要分为三种组合工艺：面朝上的先芯片处理、面朝下的先芯片处理和面朝下的后芯片处理。

1.三种扇出型封装组合工艺

面朝上的先芯片处理工艺

在此工艺中，芯片的线路面朝上，通过RDL工艺构建凸块，实现I/O接触点的连接，并最终切割成单元芯片。具体流程包括：

在晶圆上涂覆感光绝缘材料，如PI（聚酰亚胺），并进行曝光和显影；

烘烤感光绝缘层以形成稳定的绝缘结构；

在整个晶圆表面溅射阻挡层（如Ti）和导电种子层（如Cu）；

通过光刻和电镀工艺增加铜层厚度，确保导电性；

剥离光刻胶并蚀刻种子层，形成RDL线路；

重复上述步骤以构建多层RDL；

在RDL上构建凸块，并将芯片与凸块连接；

进行塑封、切割等后续处理；

然而，此工艺需要使用CMP（化学机械抛光）减薄塑封层，导致成本较高，因此应用相对较少。

面朝下的先芯片处理工艺

与面朝上的工艺不同，面朝下的先芯片处理工艺中芯片的线路面朝下。具体流程包括：

在晶圆上制作RDL线路；

使用临时胶带固定芯片，并将芯片面朝下放置在RDL上；

通过回流焊等工艺将芯片与RDL连接；

进行塑封、切割等后续处理；

此工艺在移除载板并添加RDL制程时易造成翘曲，需要提前防范。尽管如此，由于其应用广泛，如苹果的A10处理器就采用了此工艺。

面朝下的后芯片处理工艺

面朝下的后芯片处理工艺先在临时胶带表面进行RDL工艺，然后通过面朝下的方式将芯片与RDL互连。具体流程包括：

在临时胶带表面涂覆感光绝缘材料并进行曝光和显影；

制作RDL线路；

将芯片面朝下放置在RDL上，并通过回流焊等工艺连接；

进行塑封以保护芯片和RDL连接；

在塑封层上植锡球以形成外部连接点；

切割晶圆以形成单独的封装单元；

此工艺先采用RDL工艺，可以降低芯片封装制程产生的不合格率，因此也受到了封装厂的广泛欢迎。

2.RDL工艺详解

在扇出型晶圆级封装中，RDL工艺是必不可少的一个环节。主要有两种RDL工艺方法：

感光高分子聚合物+电镀铜+蚀刻

此方法首先在整个晶圆表面涂覆一层感光绝缘的PI材料，并使用光刻机进行曝光和显影。然后烘烤感光绝缘层以形成稳定的绝缘结构。接下来，溅射阻挡层和导电种子层，并再次涂覆光刻胶进行曝光和显影。在暴露出来的阻挡层和种子层上电镀铜以增加厚度。最后，剥离光刻胶并蚀刻种子层以形成RDL线路。重复此过程可以构建多层RDL。

PECVD+Cu-damascene+CMP

此方法使用SiO2或Si3N4作为绝缘层，并使用电镀工艺在整个晶圆上沉积一层铜。然后使用CMP去除凹槽外多余的铜和种子层以制备RDL的铜导电层。具体步骤包括：使用PECVD在晶圆表面形成绝缘层，涂覆光刻胶并进行曝光和显影，使用RIE除去绝缘层开口处的部分材料，溅射阻挡层和导电种子层，电镀铜并使用CMP去除多余的铜和种子层以形成RDL线路。重复此过程可以构建多层RDL。

综上所述，扇出型封装技术通过扩展芯片外部的布线区域，有效提高了I/O接点的数量并优化了信号传输性能。根据不同的工艺组合和RDL方法，扇出型封装可以满足不同应用场景的需求，并在电子行业中发挥着越来越重要的作用。

来源于学习那些事，作者小陈婆婆

半导体工程师半导体行业动态，半导体经验分享，半导体成果交流，半导体信息发布。半导体培训/会议/活动，半导体社群，半导体从业者职业规划，芯片工程师成长历程。240篇原创内容公众号