摘要：高带宽存储器（HBM）是一项先进的高性能技术，它通过使用硅通孔（TSV）垂直堆叠多个DRAM，可显著提升数据处理速度。这一突破性存储器解决方案采用了先进的封装方法，得益于这一封装工艺，HBM产品实现了更高容量，更大的存储带宽和更低的延迟，被广泛应用于高性能计算
1、高带宽存储器（HBM）发展
高带宽存储器（HBM）是一项先进的高性能技术，它通过使用硅通孔（TSV）垂直堆叠多个DRAM，可显著提升数据处理速度。这一突破性存储器解决方案采用了先进的封装方法，得益于这一封装工艺，HBM产品实现了更高容量，更大的存储带宽和更低的延迟，被广泛应用于高性能计算、数据中心等领域。
自2013年第一代HBM诞生以来，随着技术的不断发展，HBM也经历了HBM2（第二代）、HBM2E（第三代）、HBM3（第四代）、HBM3E（第五代）的顺序迭代，最新的HBM3E是HBM3的扩展版本。据韩媒报道，SK 海力士的第 6 代 12 层HBM4 测试良率已达70%。SK 海力士于 2025 年3月19日宣布推出新产品12层HBM4，并且全球首次向主要客户提供了其样品。
2、HBM封装中组装占成本15%
HBM制造可以分为硅刻蚀、TSV铜填充、TSV铜化学机械抛光技术（CMP）、后端金属化、正面凸点形成、晶圆回流焊、临时载片键合、TSV曝光及背面钝化、钝化CMP及TSV铜曝光、背面凸点形成、晶圆载片脱粘及黏贴承载薄膜、堆叠芯片并通过二次成型工艺进行封装组装共12道工序。
HBM制造核心技术是TSV“连接”和封装“堆叠”。根据3D InCites，以4层DRAM存储芯片与一层逻辑芯片堆叠的HBM为例，在99.5%的封装良率下，组装（采用TC-NCF法）在总成本中的占比为15%。
3、HBM的键合方式演变
在堆叠键合技术上，热压键合相对成熟，混合键合引领未来。
HBM产品开发之初主要采用“TSV+Bumping”+TCB键合方式堆叠（TSV一般由晶圆厂完成，封测厂可在堆叠环节进行配套）。
TC-NCF（热压非导电薄膜）是早期的主流工艺。但随着堆叠层数的增加，散热效率变差，SK海力士在HBM2E中率先引入MRMUF（批量回流模压底部填充）技术，并在最新的HBM3E中率先使用改进的MR-MUF工艺，其HBM3E良率达到80%。三星和美光仍以TC-NCF技术为主。
在更高层数的HBM生产中三大厂商预期将使用混合键合。
4、MR-MUF VS TC-NCF
TC-NCF（非导电胶膜）技术在各层DRAM之间嵌入NCF，并通过热压工艺（TC Bonding）从上至下施加热压，NCF在高温下融化，起到连接凸点并固定芯片的作用。MR-MUF技术在每次堆叠DRAM时，会先通过加热进行临时连接，最终在堆叠完成后进行回流焊以完成键合，随后填充环氧模塑料（EMC），使其均匀渗透到芯片间隙，起到支撑和防污染的作用。
根据SK海力士，与TC-NCF技术相比，MR-MUF技术能够同时对HBM产品中所有的垂直堆叠芯片进行加热和互联，且可将有效散热的热虚设凸块数量增加四倍，加上EMC卓越的机械性、电气绝缘性及耐热性， 使得HBM2E的散热性能比上一代HBM2提高了36%，效率和性能均有提升。
在传统MR-MUF工艺中，通常使用助焊剂（Flux）去除微凸点上的氧化膜，随后进行清洗。然而，随着端口数量增加，堆叠层数增加，微凸点之间的间距缩小，导致助焊剂清洗不彻底，可能影响芯片的可靠性，无助焊剂TCB 开始应用。从倒装键合到助焊剂TCB，封装I/O间距从200μm缩小到30μm，而无助焊剂TCB将进一步缩小间距尺寸至20μm，最大可达10μm，当I/O间距小于10μm时，就需要混合键合。
5、HBM带来TCB键合设备快速增长
根据Trend Force数据预测，2024年HBM需求位年增长率近200%，2025年有望再翻倍。SK海力士与美光曾公开表示，两家2024年的HBM已经售罄，就连2025年的HBM产量也几乎被预订一空。随着HBM和3D封装的商业化，TC键合机市场正在快速增长。HBM厂商的迅速扩产带来了近年来键合设备厂商的订单和收入持续增长。海力士在HBM的份额稳居第一，带来其主要供应商韩美半导体的收入大幅增长。
6、HBM技术升级驱动混合键合应用
三大HBM厂已确定将在HBM3e 12hi及HBM4 12hi世代延续使用Advanced MR-MUF及TC-NCF堆叠架构，并已确定将在HBM5 20hi世代中使用Hybrid Bonding技术，对于是否于HBM4 16hi 采用还在考虑中 ， 海力士表示 16 层HBM4/HBM4E 将同步采用先进 MR-MUF 和混合键合（Hybrid Bonding）两种技术。
对于高世代HBM的堆叠高度限制，芯片厚度和间隔受限；I/O数量增长，密度变大；散热要求提升等要求，混合键合技术（Hybrid Bonding）优势在于：1）大幅缩小电极尺寸，从而增加单位面积上的I/O数量，进而大幅降低功耗；2）显著缩小芯片之间的间隙，由此实现大容量封装；3）可以改善芯片散热性能，降低芯片厚度，有效地解决因耗电量增加而引起的散热问题。
采用Hybrid Bonding需面对多项挑战：1）原厂投资新设备导入新的堆叠技术，将排挤对Micro Bump的需求，也不再享有原本累积的技术优势。2）Hybrid Bonding尚有微粒控制等技术问题待克服，将提升单位投资金额。3）若HybridBonding需以Wafer to Wafer模式堆叠，若前端生产良率过低，整体生产良率将不具经济效益。
7、CoWoS带来的TCB键合设备增长
在HBM与CPU/GPU逻辑芯片共封装时，CoWoS是主流工艺。由于HBM需要高密度焊盘和短距离连接，这种要求需要通过2.5D封装技术，例如CoWoS来实现，而无法在常规的PCB或封装基板上实现。CoWoS以相对合理的成本提供了最高的互连密度和最大的封装尺寸。目前，大部分的HBM系统都采用CoWoS封装。
CoWoS是台积电的一种2.5D封装技术，其中多个有源硅芯片被整合到无源硅中介层上，然后将中介层和有源硅连接到包含I/O接口的封装基板上，最终用于PCB上。根据ASMPT，其在芯片到基底(C2S)应用的领先晶圆代工客户及OSAT伙伴获得了可观的TCB订单，作为该客户应用于芯片到基底的TCB工具的唯一供应商。公司2024年新增半导体设备订单同比增长36.7%，达9.36亿美元。
8、SOIC带来的混合键合设备增长
台积电的 3D 堆叠系统级集成芯片 (SoIC) 先进封装技术主要客户包括苹果、AMD 、AWS 和高通等，SoIC-X（无凸块）目前用于特定应用，例如 AMD 的 CPU 3D V 缓存技术，以及 Instinct MI300 系列 AI 产品。
SoIC技术基于台积电对混合晶圆键合的实现，混合键合允许将两个先进的逻辑器件直接堆叠在一起，从而实现两个芯片之间的超密集（和超短）连接，主要针对高性能部件。
据bits-chips，2023年台积电与Besi及其合作伙伴应用材料签订了一大笔混合键合生产线订单。根据BESI，2023年公司收到2.5D/3D订单；2024年，公司混合键合收入、订单和采用量显著增加，订单增加了一倍以上，且确认了第二个领先的逻辑客户。
9、AI服务器驱动的键合设备空间测算
AI的快速发展带动HBM和CoWoS厂商的快速扩产，进而带来键合设备的广阔空间。我们测算全球AI服务器拉动的HBM需求量对应的bonding设备市场空间从2023年的70.7亿元增长至2025年的143.1亿元，全球CoWoS需求量对应的bonding设备市场空间从2023年的7.1亿元增长至2025年的12.9亿元。我国AI服务器拉动的HBM需求量对应的bonding设备市场空间从2023年的21.2亿元增长至2025年的32.4亿元，我国CoWoS需求量对应的bonding设备市场空间从2023年的2.1亿元增长至2025年的2.9亿元。
假设如下：1）单AI服务器假设搭载8颗GPU，对应HBM数量保守假设维持在6颗；2）HBM堆叠层数保守假设8层，12寸晶圆切割dram数量假设为490颗；3）根据睿力集成的项目投资书测算HBM万片/月的投资额57亿元； 4）假设单片CoWoS封装39颗GPU；5）根据甬矽电子募集说明书测算CoWoS万片键合设备投资额3.5亿元； 6）根据BESI数据，以23%的键合设备价值量测算键合设备空间。
10、国内先进封装产业发展带来国产设备机遇
2024年12月，美国商务部工业和安全局（BIS）修订了《出口管理条例》（EAR），新的出口限制包括限制向中国出口先进高带宽存储器（HBM）。根据新的 3A090.c，IFR将管制“Memory bandwidth density”大于2GB/s/mm²的HBM。当前生产的所有HBM都超过了此阈值。即对于目前几乎所有现行生产的HBM，均不能出口到中国。
国内厂商正加快HBM、2.5D/3D封装的突破与产能建设，高端先进封装整体仍处于产业化发展的前期。产业的国产化突破，为国产键合设备厂商提供了有利机遇，将有望迎来自身产品突破+下游产业放量的双重机遇。
更多行业研究分析请参考思瀚产业研究院官网，同时思瀚产业研究院亦提供行研报告、可研报告（立项审批备案、银行贷款、投资决策、集团上会）、产业规划、园区规划、商业计划书（股权融资、招商合资、内部决策）、专项调研、建筑设计、境外投资报告等相关咨询服务方案。
来源：思瀚研究院
