摘要：商用 Chiplet 市场要真正腾飞，需要对 Chiplet 的独立运作和整体运作方式有更深入的理解。需要一种一致的方式将 Chiplet 彼此连接，并将其连接到各种其他组件，对其进行特性描述，以便它们能够在多种设计中重复使用，并对其进行封装和测试。最重要的是

半导体行业对小芯片的优势赞不绝口，包括更快的上市时间、更好的性能和更低的功耗，但事实证明，在定制化和标准化之间找到正确的平衡比最初想象的要困难得多。

商用 Chiplet 市场要真正腾飞，需要对 Chiplet 的独立运作和整体运作方式有更深入的理解。需要一种一致的方式将 Chiplet 彼此连接，并将其连接到各种其他组件，对其进行特性描述，以便它们能够在多种设计中重复使用，并对其进行封装和测试。最重要的是，需要一种在设计过程伊始就更轻松地完成所有这些工作的方法。虽然这与软 IP 市场有一些相似之处，但向本质上是强化 IP 集合的转变需要更多的结构和热分析、更多的物理知识，以及对所有组件的封装和最终使用方式有更深入的理解。

Cadence杰出工程师 Moshiko Emmer 表示：“每个 chiplet 都是一块独立的硅片，但它也是主系统内部的一个子系统。它很独特，因为它不像 SoC 中的子系统。它必须在某种程度上保持独立。你需要单独流片。你需要拿回硅片。在将它集成到主系统之前，你至少要对其进行彻底的测试和调试，这意味着它必须具备一些独立的功能，或者说所有的控制功能，所以这里需要一些复杂的架构。”

目前，多芯片组件的标准很少，大多数是由大型系统和高性能计算 (HPC) 处理器公司开发的，主要使用内部开发的芯片集。这种情况预计在未来几年内会有所改变，但这将取决于更标准化的芯片集集成方案的普及，这样就无需从头开发所有组件了。

“例如，如果你看一下架构标准，就会发现 Arm 芯片组系统架构 (CSA) 是两个芯片组之间架构通信的重要因素，”Emmer 说道。“UCIe 是允许我们进行这种通信的物理接口，你可以设计一个带有芯片组但不带有 UCIe 的 2.5D 和 3D 芯片。缺乏标准化的问题在于，你可以构建定制解决方案，就像大型超大规模公司正在构建的那样，这给了他们很大的灵活性，因为只要物理连接并符合他们定义的某些架构规范，他们就可以做任何他们想做的事情。他们可以在两个不同的芯片组之间通信。他们可以进行 3D 通信。他们可以进行 2.5D 通信。如果是多个芯片组，他们可以进行不同类型的集成。”

标准将有助于使这种方法更加大众化。“标准化可以实现规模经济，”他说。“你可以吸引更多参与者参与其中。我们有很多公司参与硅片市场竞争，尤其是与20年前相比，你可以看到软件领域也发生了类似的情况。软件最初是由大公司驱动的，后来每个人都拥有一台电脑，就像大学里兄弟会的两个孩子一样。他们坐在车库里发明了谷歌。在硅片领域，你很少看到这种情况。这要困难得多，因为你需要更多的资金。另一方面，标准化的chiplet芯片可以让规模较小的参与者以及目前不从事硅片业务的大型参与者参与其中。”

Chiplet 也为更多行业合作打开了大门。“理论上，这是一个好主意，因为如果我不需要尖端工艺技术来实现某些功能，那么我可以在较旧的工艺技术上构建 Chiplet，” Rambus的杰出发明家 Steven Woo 说道。“内存标准就是一个例子。DDR4 将在市场上销售 10 年，因此速度范围是明确的，一段时间后它的速度不会再变快。所以，我实际上不需要尖端工艺技术来构建内存控制器、接口等等。也许我可以把它们放在 Chiplet 上，然后继续使用较旧的工艺节点。既然标准规格没有变化，我为什么还需要做任何事情呢？”

一个持续存在的挑战是如何以一种几乎肯定可行的标准化方式将所有东西连接在一起，但又不会产生过多的开销。“目前业界并没有很多广泛遵循的标准，”Woo 说道。“当然，还有 BoW、UCIe 以及许多其他提案。但当业界最终团结起来，确定一两个方案时，就能催生出一个更通用的 chiplet 市场。如果你是像英特尔或 AMD 这样的垂直整合公司，你可以投入任何对你来说有意义的东西。但如果你谈论的是 chiplet 市场，你就必须制定这些标准。”

选择使用哪种标准会对设备的架构方式和权衡方式产生影响。

“在过去，考虑这些事情很重要，但不一定从第一天起就出现在绘图板上，”吴说。现在，这些事情从第一天起就摆在了绘图板上，它会影响到封装和可用的I/O数量等因素，因为I/O变得越来越重要。此外，我们看到，物理效应正一代又一代地成为架构的关键驱动因素。因此，物理限制——例如散热、供电、I/O数量——在很多方面都限制了布局以及散热方式。这意味着你必须提前考虑这些因素，否则日后可能会陷入大麻烦。这并不是说过去业界没有合作，而是这促使业界更加紧密地合作，以确保架构师能够提前了解两年后市场上会出现哪些产品。从技术角度来看，如果先进封装不是未来最重要的发展方向，那么它绝对是推动和促成行业诸多积极变革的最重要因素之一。

这就更加强调了早期的可行性和探索。“过去，PCB 设计只是敷衍了事，” Synopsys产品管理总监 Keith Lanier 表示。“从事系统架构工作的人们使用电子表格。他们可能有 MATLAB 模型或类似的东西，并且他们有自己的方法从架构层面判断系统是否能够正常工作。那些日子已经过去了。我们有更好的工具，能够尽早进行研究，并拥有具有物理意识的功能架构设计。关键在于，甚至在编写任何一行 RTL 代码之前，您就必须开始研究需要应用于系统的工作负载。您需要使用功能架构来驱动物理架构，然后将物理数据带回来以便尽早调整功能架构。”

Chiplet 的优势之一是它们可以用来调整设计以适应特定的用例和工作负载。但对于依赖标准化 Chiplet 的主流应用而言，这种灵活性和定制化程度将取决于 Chiplet 标准的制定严格程度。

“与汽车或工业应用相比，数据中心对 chiplet 系统的要求有所不同，”弗劳恩霍夫 IIS/EAS高效电子部门负责人 Andy Heinig 表示。“汽车和工业应用不需要达到最高的能效，而数据中心则需要非常非常高的能效。但像 BoW 和 UCIe 这样的协议效率不够高。因此，如果自行实施，效率会更高，因为无需支持不必要的功能。从数据中心的角度来看，这是一个大问题。”

大型系统公司开发的芯片组旨在实现最高的性能或效率，而非与目标应用之外的设备实现互操作性。但市场上的其他公司通常希望芯片组具有互操作性且经济高效，这使得他们在功耗和性能方面处于劣势。

“目前看来，尤其是在UCIe方面的开发最终会导致IP价格非常昂贵，”Heinig说道。“他们需要支持很多模式。对于一些更高的通信层，如果你认为可以在UCIe上使用PCIe，那么你就需要PCIe IP，而这非常昂贵。这使得整个通信IP非常昂贵，这也是我们目前看到的。我们一开始就预计die-to-die接口的成本会很低，这样每个人都可以使用，但现在你得到的是这种非常昂贵的IP，这使得工业应用很难使用它。在汽车领域也是如此，汽车行业非常注重成本，他们会认真考虑IP是否从成本角度满足他们的要求。”

BoW 的成本可能更低，但它缺乏 UCIe 那样的互操作性广度。“我们目前认为这是一个先有鸡还是先有蛋的问题，”Heinig 说。“我们需要更多原型演示，才能弄清楚哪些是真正必要的，因为有些开发是在 PowerPoint 中完成的，有些人只是写下了对未来的期望，但并没有真正从清晰的应用角度出发。我们在其他协议上也看到过这种情况。它们是一步一步、一代一代地开发出来的，只加入了必要的内容。而我们的感觉是，标准中几乎包含了所有东西，之后再进行梳理非常困难。”

对于 chiplet 来说，选择协议是一项重要的决定。“UCIe 有针对电路板的协议，即使 chiplet 之间距离很近——哪怕只有 4 或 5 毫米——如果想要高速通信，芯片之间的连接线仍然很大，”Ansys 产品营销总监 Marc Swinnen 表示。 “我们看到 UCIe 似乎是最常用的协议，但 BoW 和其他一些协议也在使用。EDA 供应商开始推出专门针对这些设计的 UCIe 开发/实用程序套件。但专有协议（例如 NVIDIA 的 NVLink）仍在使用，它们是整个 chiplet 生态系统设计的重要组成部分。”

现在的一大挑战是一开始就权衡尽可能多的权衡，然后制定一个针对特定应用所需的优化计划。

Ansys 产品管理总监 Suhail Saif 表示：“业内从事此类设计的客户和用户一直在进行权衡。这是每天都要做的事情。他们希望找到一个最佳平衡点，既不会在性能和容量上做出过多妥协，也不会过度优化功耗，同时又能控制功耗范围，以免给系统的其他部分带来负担。这是一个持续的挑战，即使是业内的功耗优化解决方案，也始终需要在优化不足和过度优化之间保持微妙的平衡。EDA 解决方案能够为设计团队提供大幅提升功耗的建议，但它们缺乏巧妙地分析功耗对设计性能或功能的影响的能力，因为它们实际上只关注功耗这一单一指标。这始终是一个挑战。”

Chiplet 的灵活性

Chiplet 的一大吸引力在于它能为设计团队提供极大的灵活性。无需重新设计整个多芯片设计，即可轻松更换 Chiplet，这对于缩短产品上市时间并针对特定工作负载和应用而言是一个巨大的优势，但目前为止，这种能力仅限于少数芯片制造商。

Ansys 的 Swinnen 表示：“微处理器公司肯定利用了可重复使用部件所带来的灵活性。”他们无需在不同产品之间重新设计系统的某些部分，因为它们的功能相同。他们只需将相同的芯片集成到一起即可。这适用于多 CPU 版本。你可以拥有 8、12 或 24 CPU 版本，只需添加更多芯片即可。可重用性是其中的一个重要组成部分，而它在产品设计中提供的灵活性无疑正是他们充分利用的优势。因此，人们非常重视确保其尽可能地可重用。在是从一开始就完全定制还是重复使用它之间，总是存在一个权衡。看看苹果。他们拥有 Arm 的许可证，但他们不会使用 Arm 预先设计的 Arm 架构版本。他们自己设计并进行最大程度的优化。但大多数人最好还是选择 Arm 优化过的软 IP。这始终是一个权衡。你可以随时将其推向极限，然后自己重新设计以获得最佳的优化速度，但这是否值得花费时间和精力？ “你愿意付出努力来换取它带来的好处吗？或者，你愿意重复使用芯片吗？即使重复使用芯片需要付出一定的成本。”

除了性能和功耗之外，其他关注点还包括可靠性和安全性。“说到可靠性，看看USB接口，”Swinnen说。“没人会自己设计USB。USB的设计是经过安全验证的，而且你也知道，你不想冒险通过所有可能的排列组合来验证自己的设计。采用现有的设计更安全，因为你知道它有效。Chiplet市场在概念上与IP市场并没有根本区别。细节更复杂，需要考虑的问题也更多，但我认为我们没有理由像克服IP那样克服这些问题。我们选择IP的理由仍然适用于Chiplet。”

然而，目前尚不清楚需要多少个 chiplet 标准。“现在肯定正在全面讨论和开发中，”Swinnen 说。“标准必须比现在更丰富。有信号接口标准。必须有一个热标准，而 IP 块以前从未有过这种情况。必须有一个机械轨道标准。还有一个厚度标准。你会看到，即使是今天的 2.5D 堆栈，有些芯片比其他芯片厚，他们必须在它们上面放置一些虚拟硅片，才能形成一个光滑的表面，以便散热器连接。因此，与常规 IP 相比，需要标准化的问题更多，但这只是相同原则的延续，只是涉及更多的物理知识。”

下一步计划

短期内，可以先解决一些容易实现的问题，以推动 Chiplet 方法的发展，包括安全性、测试、功耗和时钟。长期问题在于弄清楚不同的 Chiplet 如何相互作用。

西门子 EDA中央工程解决方案总监 Pratyush Kamal 表示：“对于其中一些，你必须让小芯片更加自主。”最终，chiplet 与传统芯片定义之间的界限将会模糊。我们往往会自欺欺人地认为 chiplet 是一个需要先进封装的实体，需要与另一个 chiplet 紧密集成。但 chiplet 也可以独立于封装之外。在我看来，今天的芯片设计为独立工作。一旦所有机箱标准化就位，未来的 chiplet 就会慢慢呈现出这种形态。我刚刚修改了“chiplet”的定义，使其包含两点。第一，它需要与另一个 chiplet 进行更高带宽的接口——比通常情况下的要高。这种带宽要与其片上性能和片上总线相当。第二，它要么依赖于另一个 chiplet 的资源，要么负责管理它们以及机箱资源。这才是最终使其成为 chiplet 的原因，因为即使我们明天进行标准化，任务仍然会由少数 chiplet（而非全部）来委托和决定，并且它和架构都会有层级结构。

这意味着在创建微架构时，可能需要为一些目前尚不存在、可在以后添加的功能预留空间。“这可能是分配额外的寄存器空间，为以后可能出现的一些应用程序定位额外的一次性可编程内存空间，”Kamal 说。“一旦进入软件层，一切都变得灵活，你可以做很多事情。但是，当芯片仍在制造或测试中时，没有软件加载。在设计芯片时要仔细思考。在没有软件的裸机模式下，你如何与另一个芯片通信？在没有任何编程的情况下，你该如何做到这一点？这非常关键。”

关注全球半导体产业动向与趋势

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4091期内容，欢迎关注。

『半导体第一垂直媒体』

来源：半导体行业观察一点号