摘要：问题：高速信号线依赖精确的阻抗控制（如50Ω或100Ω差分）。邻近铺铜会改变信号线与参考平面（如地平面）的耦合关系，导致特性阻抗偏离设计值。后果：阻抗不连续会引发信号反射，造成过冲、振铃等问题，严重时导致逻辑错误。

问题：高速信号线依赖精确的阻抗控制（如50Ω或100Ω差分）。邻近铺铜会改变信号线与参考平面（如地平面）的耦合关系，导致特性阻抗偏离设计值。

后果：阻抗不连续会引发信号反射，造成过冲、振铃等问题，严重时导致逻辑错误。

问题：铺铜与高速线之间会形成寄生电容（尤其是平行铺铜时），电容值与间距成反比。

后果：

高频信号边沿（上升/下降时间）被减缓，可能导致时序错乱。信号带宽受限，影响高速数据传输（如PCIe、DDR等）。本质在于：原本是“带状线”，或者“微带线”，但是你把旁边铺上铜了之后，他就变了，变成了“共面波导”。三种传输线结构：带状线、微带线和共面波导。带状线是嵌入在两个参考平面之间的信号线，而微带线则是在介质基板表面，只有一个参考平面。共面波导则是信号线两侧和下方都有接地铜皮的结构，通常设计用于特定阻抗匹配。

共面波导（Coplanar Waveguide, CPW）阻抗计算

有部分PCB板厚较厚，层数较少，利用上述方法没有办法计算出阻抗线的具体参数，这个时候就要考虑共面波导模型，这种模型是信号线参考其旁边的地线做阻抗，一般在双面板的场合用的比较多。

（1）单端50欧姆，选用Coated Coplanar Strips With Ground 1B模型，其阻抗计算方法如图所示，计算结构为阻抗线宽14mil，阻抗线到地线的距离4mil，地线的宽度为20mil。

50欧姆共面波导阻抗模型计算

（2）差分100欧姆，选用 Diff Coated Coplanar Strips With Ground 1B，其阻抗计算方法如图所示，计算结果为100欧姆差分线宽线距为6/5mil，差分线到地线的距离为7mil，地线线宽为20mil。

100欧姆差分共面波导阻抗模型计算

（3）共面波导阻抗计算参数说明：

1.H1是阻抗线到最近参考层的介质厚度；

2.G1和G2是伴随地的宽度，一般是越大越好；

3.D1是到伴随地之间的间距。

共面波导（Coplanar Waveguide, CPW）

结构：信号线与两侧及下方的接地铜皮共面，形成“信号-地-地”的横向耦合。

电场分布：电场主要集中在信号线与两侧地铜皮之间，纵向耦合较弱。

阻抗特性：由信号线宽度（W）、与地铜皮间距（G）、介质厚度（H）共同决定，公式更复杂（需数值求解或查表）。

当在带状线或微带线旁铺铜时，无意中引入了额外的共面地结构，导致实际传输线类型变为混合模式（如“CPW+微带”或“CPW+带状线”），其阻抗特性与原始设计严重偏离。

阻抗失配：

例如，原设计为50Ω微带线（W=0.2mm, H=0.2mm, εᵣ=4.3），若两侧铺铜（G=0.1mm），可能变为CPW结构，实际阻抗可能骤降至30Ω以下。

电磁场畸变：

原微带线的场分布以垂直方向为主，变为CPW后场分布转为水平方向，加剧与邻近线路的串扰。

回流路径混乱：

在CPW结构中，回流电流可能通过两侧铜皮而非下方地平面，导致高频信号环路电感增大。

在高速PCB设计中，“铺铜导致传输线类型突变”的本质是电磁场分布和阻抗控制机制的改变。设计师需：

警惕无意识的共面波导化，通过规则约束和仿真规避风险；

在特定场景下，可主动采用CPW结构优化性能，但需精准建模。例如线宽不得不变宽（例如焊盘），则两边铺铜，来优化阻抗连续。

有的设计为了做高速线之间隔离，加了地线及地孔，反而把微带线变成了“共面波导”，并且间距没有控制好，造成阻抗不连续，适得其反。

PCB设计系列文章

【1】兴趣驱动热爱

【2】硬件工程师要不要自己画PCB

【3】PCB走线应该走多长？

【4】PCB走线应该走多宽？

【5】PCB的内电层

【6】过孔

【7】PCB能不能走锐角和直角？

【8】死铜是否要保留？（PCB孤岛）

【9】焊盘上是否可以打过孔？

【10】PCB材料、FR4到底是指什么材料？

【11】阻焊层，绿油为什么多是绿色

【12】钢网

【13】预布局

【14】PCB布局、布线 的要领

【15】跨分割走线

【16】信号的反射

【17】脏信号

【18】沉金、镀金、喷锡等表面处理工艺

【19】线距

【20】电容的摆放位置

【21】串扰

【22】PCB的飞针测试

【23】FPC概述及仿真

【24】为什么PCB变形弯曲？如何解决？

【25】一文搞懂“特征阻抗”

【26】PCB的叠层设计

【27】高速电路PCB回流路径

【28】PCB设计中电源处理与平面分割

【29】锯齿形的PCB走线——Tabbed routing

【30】PCB的介质损耗角是什么“∠”？

【31】PCB铜箔粗糙度对高速信号的影响

【32】晶振为什么不能放置在PCB边缘？

【33】什么是高速信号？

【34】什么是传输线

【35】预加重、去加重和均衡

【36】如何利用PCB散热

【37】PCB设计中的“stub”

【38】纠结：走线之间的GND保护地线要还是不要？

【39】PCB 覆铜

【40】进行 PCB 设计时应该遵循的规则

【41】PCB叠层设计中的“假八层”

【42】除了带状线、微带线，还有“共面波导”

【43】PCB焊盘设计工艺的相关参数

【44】PCB设计时，板边为什么要打地孔

【45】更容易散热的PCB：铝基板

【46】为什么要把参考平面掏空？

【47】晶振的PCB设计

【48】用EMC思想来设计DC/DC电源的PCB

【49】PCB拐弯，不一定是圆弧走线最好

【50】为什么要把过孔堵上“导电孔塞孔工艺”

【51】电源PCB布局布线要点

【52】PCB板上的Mark点

【53】用ADS仿真高速信号跨分割

【54】刚柔板(软硬结合板)

【55】数模混合的PCB设计

【56】PCB设计中电容的摆放

【57】PCB设计中过孔残桩的影响

【58】去耦电容在PCB设计中的布放与走线

【59】PCB设计checklist：结构

【60】PCB设计checklist：电源

【61】PCB设计checklist：布线

【62】PCB设计checklist：高速数字信号

【63】工艺边

【64】PCB设计：金手指

【65】PCB设计：差分线

【66】DDR4的PCB设计及仿真

【67】电路板设计中要考虑的PCB材料特性

【68】什么是好的“PDN”的PCB设计

【69】PCB详细布局、布线设计

【70】USB2.0 PCB布线

【71】反激式开关电源PCB设计要点

【72】PCB设计，焊盘与过孔工艺规范

【73】PCB哪些因素影响损耗

【74】PCB 过孔对散热的影响

【75】如何在PCB设计阶段规避焊接的问题

【76】为什么有时在PCB走线上串个电阻？有什么用？

【77】PCB爆板

【78】PCB设计不好造成的信号完整性问题

【79】PCB设计：绕等长

【80】电子产品的结构设计

【81】PCB的安规设计

【82】PCB的可生产性设计（DFM）

【83】PCB设计的EMC考虑

【84】高速数字电路PCB“接地”要点

【85】跨分割，信号能有多坏

【86】如何确保PCBA的质量--常用的14种测试方法

【87】DC/DC电源PCB设计中，一定要把这个点设计好

【88】铺铜的间距有什么要求？

【89】开关电源的输入电容的PCB设计技巧

【90】PCB设计抗干扰有哪些方法？

【91】PCB叠层设计

【92】为什么PCB线路板要把过孔堵上？

【93】在PCB生产过程中，是如何控制走线阻抗的？

【94】时域反射计（TDR）：硬件工程师的秘密武器

【95】PCB 设计进阶：PCB热设计优化

【96】PCB布局与电源设计

【97】电源PCB设计要点及规范（系统化整理）

【98】PCIe的AC耦合电容靠近哪里放置？你是不是一直被误导了？

【99】PCB设计中的“脖子设计”neck design

【100】铜箔粗糙度——会有这么大影响么？

【101】画PCB时的强迫症

【102】为什么要用“十字形花焊盘”？

【103】FPC设计以及仿真

【104】HDMI信号间隔地线间隔，多少距离打地孔？

【105】华为PCB的EMC设计指南

【106】PCB就像乳沟挤挤都会有的：论PCB"空间管理"艺术

【107】为什么还没把AI应用在画PCB上？

【108】为什么BGA扇出时使用3mil，而后续走线加宽？

来源：硬件十万个为什么