Chiplet，刚刚开始！
芯片中资源管理不善为通常的功率、性能和面积权衡增加了一个全新的维度。它可能导致性能瓶颈，因为当芯片跨边界通信时，其固有延迟比单个芯片内更长。它还可能增加开发成本，因为添加到系统中的每个芯片也会在多个层面上增加复杂性。它还会影响功耗，随着设计中的芯片数量增加且必
chiplet
3D-IC/Chiplet首登场！Cadence偕生态伙伴迎接新半导体典范转移
随着AI/HPC高性能芯片需求的快速增长，当前半导体产业的设计思维也开始从单芯片转向多芯片并行计算，一时之间，3D-IC/Chiplet技术成为突破传统设计瓶颈、加速创新与缩短上市时间的关键。身为EDA领导者的cadence首度举办3D-IC/Chiplet技
Chiplet通信和桥接技术：实现下一代异构集成
人工智能、5G/6G网络和高性能计算的快速发展推动了对更复杂半导体封装解决方案的需求。Chiplet设计和异构集成成为满足这些需求的关键方法,与传统的单片系统芯片(SoC)设计相比,提供了更高的性能、更低的成本和更大的灵活性。Chiplet架构的一个关键方面是
Chiplet 仍然是 UCIe 2.0 的挑战
UCIe 2.0 于 2024 年 8 月发布，宣称具有更高的带宽密度和更高的功率效率，以及支持 3D 封装、可管理的系统架构等新功能。该标准由主要行业领导者推动，包括 ASE、阿里巴巴、AMD、Arm、Google Cloud、英特尔、Meta、微软、NVI
打造Chiplet“芯片超市”，当前进展与挑战
关于先进封装技术的发展，本文作者与Amkor公司Chiplets和FCBGA集成副总裁Michael Kelly、ASE研究员William Chen、Promex Industries首席执行官Dick Otte以及Synopsys Photonics So
Chiplet：半导体的新变革力量
在半导体行业的发展进程中，自 2019 年起，一个新的芯片设计理念 ——Chiplet（芯粒）逐渐走入大众视野。从表面上看，它不过是将芯片分割成更小的部分，看似是个微小的变化，而且目前并非每家公司都在采用，即便采用的公司也未完全转向这种设计。但实际上，Chip
拆解2024年处理器，看Chiplet实际应用情况
通过实现半导体的微型化，并在更小的空间内集成它们，可以显著降低信号传输的延迟时间。同时，信号传输所需的充放电和驱动能力也随之减少，进而达到降低能耗的目的。
为什么都盯上了Chiplet？
虽然芯粒（Chiplet）已经存在了几十年，但其使用在历史上仅限于特定的专业应用。然而，如今它们处于技术的最前沿，为全球数百万台台式电脑、工作站、服务器、游戏机、手机甚至可穿戴设备提供支持。
Chiplet，至关重要
虽然小芯片已经存在了几十年，但其使用在历史上仅限于特定的专业应用。然而，如今它们处于技术的最前沿，为全球数百万台台式电脑、工作站、服务器、游戏机、手机甚至可穿戴设备提供支持。
芯和半导体：EDA 使能大算力 Chiplet 集成系统先进封装设计
在Chiplet设计中，EDA工具需要提供全面支持，包括电源、信号的完整性、多物理场的分析以及整个系统的验证。这些分析不仅需要在设计阶段进行，还需要在后续的制造和测试阶段持续进行，以确保系统的性能和可靠性。
Chiplet，半导体的下一个前沿？
半导体芯片是技术驱动世界的支柱，为从智能手机到支持云计算的服务器等一切设备提供动力。现代设备的一个明显趋势是可用于专门任务的空间越来越小，要求这些设备在有限的物理限制内有效处理多个工作负载。半导体行业正在经历重大转型。随着我们不断突破计算能力、能源效率和成本效
Chiplet三要素：既要会做也要会拆，还要会拼
3nm、2nm、18A......，艰难向前的先进制程，越来越难以匹配高算力芯片的迭代需求。在摩尔定律摇摇欲坠的共识下，系统级优化正被寄予更多的厚望，尤其是Chiplet这项技术的广泛应用和落地，业界早已迫不及待，因为它既是高端芯片突破制程瓶颈的法宝，也是先进
国产自驾芯片新突破！北极雄芯启明935A Chiplet系列成功量产
国产芯片制造商北极雄芯近期宣布，其“启明935A”系列芯片已成功完成点亮及一系列功能性测试，标志着该系列芯片已达到车规级量产标准，为自动驾驶领域带来了一项创新技术。
全球首发Chiplet 国产自驾芯片成功点亮！
启明935 HUB Chiplet可以和不同数量的大熊星座AI Chiplet互相搭配，再结合灵活的封装方式，快速形成不同性能等级的SoC芯片。
芯和半导体：国产EDA大有可为
随着AI、5G、IoT、云计算等技术和应用的不断发展，全球半导体行业正在加速向2030年的万亿规模突进。然而，要匹配AI大模型算力增长的惊人需求，传统的摩尔定律的路径已经举步维艰，半导体行业急需在——算力、存力、运力和电力等方面突破目前的技术局限，需要通过创新
ASE|先进Chiplet集成的设计、技术与实现
Chiplet集成技术已成为先进封装技术中的重要发展方向，为克服传统单片芯片设计的局限性提供了解决方案。此技术实现了在同一封装内集成多个裸片，在半导体制造中提供了更高的灵活性、性能和成本效益[1]。
揭秘晶通科技硅桥Chiplet封装方案
12月11日，上海集成电路2024年度产业发展论坛暨第三十届集成电路设计业展览会在上海世博展览馆开幕，聚焦“智慧上海，芯动世界”主题，共同探讨集成电路产业未来图景。
对话郝沁汾：牵头制定中国与IEEE Chiplet技术标准，终极目标“让天下没有难设计的芯片”
引领集成电路行业数十年高速发展的“摩尔定律”如今日趋放缓。随着芯片工艺制程节点向 3nm、2nm 演进，量子隧穿效应、短沟道效应等带来的漏电、发热等问题愈发严重，在有限的面积内增加更多晶体管变得愈发困难，成本大幅攀升，业界不得不探索其他技术路线。
Socionext ICCAD2024展新姿：车规级Chiplet等创新方案引领数智时代
在即将于2024年12月11日至12日盛大启幕的上海集成电路产业发展论坛暨中国集成电路设计业展览会（ICCAD 2024）上，SoC设计与应用技术的领军者Socionext将携其前沿解决方案惊艳亮相。此次盛会选址于上海世博展览馆，Socionext将在K01-
AI时代，Chiplet、异构集成、FOPLP等先进封装技术的机遇与挑战
近两年来，随着ChatGPT等大模型浪潮的兴起，AI技术与应用取得了突破性的进展。这些高算力AI应用对计算能力的需求与日俱增，推动了对高性能计算芯片与Chiplet集成技术的需求。